專利名稱：一種可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模擬信號(hào)處理和通信技術(shù)領(lǐng)域，具體說是一種可編程(programmable) 差動(dòng)(differential)連續(xù)時(shí)間(continuous-time)預(yù)加重(pre-emphasis)驅(qū)動(dòng)器。特別適合高速信號(hào)的發(fā)射器電路設(shè)計(jì)。
背景技術(shù)：
在芯片內(nèi)部進(jìn)行數(shù)據(jù)信號(hào)傳輸時(shí)，或者在芯片之間進(jìn)行數(shù)據(jù)信號(hào)傳輸時(shí)，例如發(fā)射器與接收器之間傳輸數(shù)據(jù)時(shí)，如果傳輸路徑的帶寬不足，則可能出現(xiàn)信號(hào)失真。從頻域的角度分析，這種信號(hào)失真是因?yàn)樾盘?hào)中所含有的高頻分量被衰減造成的。從時(shí)域的角度觀察到的現(xiàn)象是接收器接收到的數(shù)據(jù)信號(hào)波形發(fā)生畸變，給信號(hào)分析帶來難度。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，在發(fā)射端采用預(yù)加重技術(shù)，預(yù)加重技術(shù)可以對(duì)需要發(fā)送的數(shù)據(jù)信號(hào)的高頻分量進(jìn)行適當(dāng)?shù)姆糯?，來均衡信?hào)將來在傳輸路徑上的高頻損失。為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是—種可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于將差動(dòng)輸入數(shù)據(jù)信號(hào)VIP、 VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動(dòng)信號(hào)輸入端，差動(dòng)輸入數(shù)據(jù)信號(hào)VIP經(jīng)過放大后在第一晶體管的漏極與第一負(fù)載的連接點(diǎn)輸出為信號(hào)V0N，差動(dòng)輸入數(shù)據(jù)信號(hào)VIN經(jīng)過放大后在第二晶體管的漏極與第二負(fù)載的連接點(diǎn)輸出為信號(hào)V0P，此即差動(dòng)信號(hào)輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個(gè)電容和一個(gè)電阻，至少一個(gè)可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，或一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間。在上述技術(shù)方案的基礎(chǔ)上，使用兩個(gè)或兩個(gè)以上的可編程電阻單元時(shí)，各可編程電阻單元并聯(lián)連接。在上述技術(shù)方案的基礎(chǔ)上，所述可編程電阻單元由一個(gè)開關(guān)和一個(gè)電阻串聯(lián)構(gòu)成，多個(gè)可編程電阻單元并聯(lián)時(shí)，其中每個(gè)可編程電阻單元中的電阻值相同或不同均可。
在上述技術(shù)方案的基礎(chǔ)上，使用兩個(gè)或兩個(gè)以上的可編程恒流源單元時(shí)，各可編程恒流源單元并聯(lián)連接。在上述技術(shù)方案的基礎(chǔ)上，所述可編程恒流源單元由一個(gè)開關(guān)和一個(gè)恒流源串聯(lián)而成，多個(gè)可編程恒流源單元并聯(lián)時(shí)，其中每個(gè)可編程恒流源單元中的恒流源大小相同或不同均可。本發(fā)明所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，無需時(shí)鐘控制電路，或者數(shù)據(jù)信號(hào)延遲產(chǎn)生電路，也不需要任何的針對(duì)將要預(yù)加重的數(shù)據(jù)信號(hào)的選擇開關(guān)控制電路，使得驅(qū)動(dòng)器電路結(jié)構(gòu)簡(jiǎn)單，噪聲極低，可編程功能提供了一種方便靈活的通過數(shù)字邏輯控制信號(hào)來對(duì)預(yù)加重程度進(jìn)行調(diào)節(jié)的方案。本發(fā)明具有以下優(yōu)點(diǎn)1、相對(duì)于常見的離散時(shí)間的預(yù)加重技術(shù)，連續(xù)時(shí)間預(yù)加重方案不需要額外的時(shí)鐘控制電路，或者數(shù)據(jù)信號(hào)延遲產(chǎn)生電路，也不需要任何的針對(duì)將要預(yù)加重的數(shù)據(jù)信號(hào)的選擇開關(guān)控制電路，極大地簡(jiǎn)化了設(shè)計(jì)的復(fù)雜度。2、連續(xù)時(shí)間預(yù)加重方案具有低噪聲，簡(jiǎn)單易行的優(yōu)點(diǎn)。


本發(fā)明有如下附圖圖1未進(jìn)行預(yù)加重處理的數(shù)據(jù)信號(hào)，圖2經(jīng)過離散時(shí)間預(yù)加重后，發(fā)射器發(fā)送出的信號(hào)，圖3經(jīng)過連續(xù)時(shí)間預(yù)加重后，發(fā)射器發(fā)送出的信號(hào)，圖4本發(fā)明實(shí)施形態(tài)1的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的電路圖，圖5本發(fā)明實(shí)施形態(tài)2的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的電路圖。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。圖1 3是預(yù)加重技術(shù)對(duì)信號(hào)進(jìn)行處理的瞬態(tài)信號(hào)效果對(duì)比示意圖，其中圖1所示為未進(jìn)行預(yù)加重處理的數(shù)據(jù)信號(hào)；圖2所示為經(jīng)過離散時(shí)間預(yù)加重后，發(fā)射器發(fā)送出的信號(hào)，要實(shí)現(xiàn)圖2所示處理效果，一定需要額外的時(shí)鐘控制電路，或者數(shù)據(jù)信號(hào)延遲產(chǎn)生電路，或者還需要針對(duì)將要預(yù)加重的數(shù)據(jù)信號(hào)的選擇開關(guān)控制電路；圖3所示為經(jīng)過連續(xù)時(shí)間預(yù)加重后，發(fā)射器發(fā)送出的信號(hào)，信號(hào)在上升沿發(fā)生時(shí)刻后的1比特時(shí)間處，或者下降沿發(fā)生時(shí)刻后的1比特時(shí)間處，會(huì)產(chǎn)生信號(hào)波形上幅度的過沖。過沖是預(yù)加重所產(chǎn)生的直接現(xiàn)象。圖2和圖3中，Vl是基本電壓幅度，V2是過沖電壓幅度。過沖的幅度或者程度一般用百分比表示，S卩{(V2-V1)/(2XV1)}X100%。過沖的程度越大，說明預(yù)加重的程度越大。過沖的時(shí)間寬度，即V2的寬度也是在預(yù)加重電路設(shè)計(jì)中需要考慮的，一般是小于或者等于1個(gè)比特寬度。因?yàn)閷?shí)際應(yīng)用中，傳輸距離會(huì)有所不同，需要預(yù)加重的程度也需要變化。本發(fā)明中通過可編程技術(shù)可以方便靈活地通過數(shù)字邏輯控制信號(hào)選擇預(yù)加重的程度。本發(fā)明所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，第一晶體管和第二晶體管的柵極為差動(dòng)信號(hào)輸入端，第一晶體管的漏極與第一負(fù)載的連接點(diǎn)和第二晶體管的漏極與第二負(fù)載的連接點(diǎn)為差動(dòng)信號(hào)輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個(gè)電容和一個(gè)電阻，至少一個(gè)可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，第一、二晶體管的源極和地(或和電源)之間，均設(shè)有一個(gè)恒流源和至少一個(gè)并聯(lián)的可編程恒流源單元。具體地說將差動(dòng)輸入數(shù)據(jù)信號(hào)VIP、VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動(dòng)信號(hào)輸入端，即第一晶體管和第二晶體管的柵極作為差動(dòng)信號(hào)輸入端，接收差動(dòng)輸入數(shù)據(jù)信號(hào)VIP、VIN，差動(dòng)輸入數(shù)據(jù)信號(hào)VIP經(jīng)過放大后在第一晶體管的漏極與第一負(fù)載的連接點(diǎn)輸出為信號(hào)V0N，差動(dòng)輸入數(shù)據(jù)信號(hào)VIN經(jīng)過放大后在第二晶體管的漏極與第二負(fù)載的連接點(diǎn)輸出為信號(hào)V0P，此即差動(dòng)信號(hào)輸出端，即第一晶體管的漏極與第一負(fù)載的連接點(diǎn)、第二晶體管的漏極與第二負(fù)載的連接點(diǎn)作為差動(dòng)信號(hào)輸出端，分別輸出信號(hào)VON和信號(hào)VOP ； VIP為差分輸入正端，VIN為差分輸入負(fù)端，VOP為差分輸出正端，VON為差分輸出負(fù)端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個(gè)電容和一個(gè)電阻， 該電阻用來調(diào)節(jié)本發(fā)明所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的交流小信號(hào)增益，主要是低頻小信號(hào)增益，該電容用來調(diào)節(jié)本發(fā)明所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的高頻交流小信號(hào)增益，同時(shí)該電容對(duì)預(yù)加重產(chǎn)生的過沖時(shí)間寬度有影響，需要根據(jù)實(shí)際使用中的數(shù)據(jù)信號(hào)傳輸速率，選取合適的電容值；加載到可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的輸入端的高速數(shù)據(jù)信號(hào)，同時(shí)含有高頻和低頻信號(hào)分量，通過適當(dāng)?shù)倪x擇上述并聯(lián)的電容和電阻的大小，可以改變輸出信號(hào)中的高頻分量在整個(gè)信號(hào)能量中所占的比例；比如，選定一個(gè)電容值，增加所述電阻阻值的大小，輸入信號(hào)中的高頻分量被放大的倍數(shù)沒有大的變化，但是輸入信號(hào)中的低頻分量被放大的倍數(shù)隨著電阻的增加而減小。這樣做的效果，就使高頻分量在整個(gè)信號(hào)能量中的比例增加。再比如選定一個(gè)電阻值，增加所述電容容值的大小，放大器所能放大的高頻分量的頻率值降低，這個(gè)高頻頻率值的選取主要根據(jù)實(shí)際需要傳輸?shù)臄?shù)據(jù)速率確定，速率越快，這個(gè)頻率點(diǎn)越高，選取的所述電容容值也越小。至少一個(gè)可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，使用兩個(gè)或兩個(gè)以上的可編程電阻單元時(shí)，各可編程電阻單元并聯(lián)連接，所述可編程電阻單元由一個(gè)開關(guān)和一個(gè)電阻串聯(lián)構(gòu)成，多個(gè)可編程電阻單元并聯(lián)時(shí)，其中每個(gè)可編程電阻單元中的電阻值相同或不同均可，通過設(shè)置各可編程電阻單元中的開關(guān)的開啟或者關(guān)閉的狀態(tài)，完成不同的電阻并聯(lián)等效值，這樣做可以實(shí)現(xiàn)可編程調(diào)節(jié)預(yù)加重程度的目的。如圖4所示，一個(gè)恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個(gè)恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，地在圖中指VSS，或如圖5所示，一個(gè)恒流源(沒有串聯(lián)開關(guān)的恒流源)和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個(gè)恒流源(沒有串聯(lián)開關(guān)的恒流源) 和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間，電源在圖中指 VDD，使用兩個(gè)或兩個(gè)以上的可編程恒流源單元時(shí)，各可編程恒流源單元并聯(lián)連接，所述可編程恒流源單元由一個(gè)開關(guān)和一個(gè)恒流源串聯(lián)而成，多個(gè)可編程恒流源單元并聯(lián)時(shí)，其中每個(gè)可編程恒流源單元中的恒流源大小相同或不同均可；沒有串聯(lián)開關(guān)的恒流源是所述驅(qū)動(dòng)器的基本結(jié)構(gòu)，不需要可編程控制。當(dāng)其他的所有可編程恒流源(虛線框里的部分)的開關(guān)全部打開的時(shí)候，驅(qū)動(dòng)器仍然可以依靠這一路基本結(jié)構(gòu)正常工作。通過設(shè)置各可編程恒流源單元中的開關(guān)的開啟或者關(guān)閉的狀態(tài)，實(shí)現(xiàn)不同的恒流源并聯(lián)等效值，這樣做可以實(shí)現(xiàn)對(duì)圖3中的基本電壓幅度Vl和過沖電壓幅度V2的大小進(jìn)行可編程調(diào)節(jié)，即實(shí)現(xiàn)預(yù)加重程度的可編程調(diào)節(jié)。實(shí)施形態(tài)1圖4是本發(fā)明實(shí)施形態(tài)1的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器。本實(shí)施形態(tài)可以在CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)工藝或者BiCMOS (Bipolar CMOS,是CMOS和雙極器件同時(shí)集成在同一塊芯片上的技術(shù))工藝上實(shí)現(xiàn)。本發(fā)明的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的實(shí)施形態(tài)1，電路構(gòu)成如下在第一晶體管103的漏極和電源VDD之間接有第一負(fù)載101，在第二晶體管104的漏極和電源之間接有第二負(fù)載102，在第一晶體管103的源極和第二晶體管104的源極之間接有電容105。在第一晶體管103的源極和第二晶體管104的源極之間接有電阻106。將一個(gè)或者多個(gè)并聯(lián)的可編程電阻單元109連接在第一晶體管103的源極和第二晶體管104的源極之間(圖4中僅示出一個(gè))?？删幊屉娮鑶卧梢粋€(gè)開關(guān)107和一個(gè)電阻108串聯(lián)而成。在第一晶體管103的源極和地VSS之間接有第一恒流源110。在第二晶體管104的源極和地之間接有第二恒流源111。將一個(gè)或者多個(gè)并聯(lián)的可編程恒流源單元114連接在第一晶體管103的源極和地之間?？删幊毯懔髟磫卧梢粋€(gè)開關(guān)113和一個(gè)恒流源112串聯(lián)而成。將一個(gè)或者多個(gè)并聯(lián)的可編程恒流源單元117連接在第二晶體管104的源極和地之間?？删幊毯懔髟磫卧梢粋€(gè)開關(guān)116和一個(gè)恒流源115串聯(lián)而成。輸入的差動(dòng)信號(hào)VIP，VIN分別提供給所述第一晶體管103和第二晶體管104的柵極，經(jīng)過驅(qū)動(dòng)器放大和預(yù)加重后，輸出差動(dòng)信號(hào)VON，VOP分別從第一晶體管103的漏極與第一負(fù)載101的連接點(diǎn)，和從第二晶體管104的漏極與第二負(fù)載102的連接點(diǎn)輸出。第一負(fù)載101和第二負(fù)載102可以包括相同類型和大小的無源網(wǎng)絡(luò)，如電阻，電容，電感等，也可以包括有源負(fù)載網(wǎng)絡(luò)，如MOS管。第一晶體管103和第二晶體管104可以是相同類型和尺寸的NM0S，如圖4所示，也可以是NPN管實(shí)現(xiàn)，這里不再贅述。電容105可以是無源器件實(shí)現(xiàn)，如CMOS工藝中的金屬-絕緣層-金屬(MIM)電容， 也可以是有源器件，如MOS等實(shí)現(xiàn)。電阻106和電阻108可以是無源器件實(shí)現(xiàn)，如CMOS工藝中的Poly電阻，也可以是有源器件，如MOS等實(shí)現(xiàn)。開關(guān)107、開關(guān)113和開關(guān)116可以包括半導(dǎo)體開關(guān)器件，例如NMOS等。開關(guān)的控制信號(hào)可以是CMOS邏輯電平等。采用本實(shí)施形態(tài)，可以無需時(shí)鐘控制電路，或者數(shù)據(jù)信號(hào)延遲產(chǎn)生電路，也不需要任何的針對(duì)將要預(yù)加重的數(shù)據(jù)信號(hào)的選擇開關(guān)控制電路，就能夠完成對(duì)數(shù)據(jù)信號(hào)的預(yù)加重處理。又，可編程電阻單元的數(shù)量可以任意選取，可編程恒流源單元的數(shù)量也可以任意選取，這樣做可以靈活的對(duì)本發(fā)明的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的預(yù)加重程度進(jìn)行調(diào)節(jié)。實(shí)施形態(tài)2圖5是本發(fā)明實(shí)施形態(tài)2的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器。本實(shí)施形態(tài)與實(shí)施形態(tài)1的重要區(qū)別在于，本實(shí)施形態(tài)中的第一晶體管103和第二晶體管104可以是相同類型和尺寸的PM0S，如圖5所示，也可以是PNP管實(shí)現(xiàn)，這里不再贅述。因?yàn)樯鲜龅膮^(qū)別，本發(fā)明的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器的實(shí)施形態(tài)2的電路結(jié)構(gòu)如下在第一晶體管103的漏極和地VSS之間接有第一負(fù)載101，在第二晶體管104的漏極和地之間接有第二負(fù)載102，在第一晶體管103的源極和第二晶體管104的源極之間接有電容105。在第一晶體管103的源極和第二晶體管104的源極之間接有電阻106。將一個(gè)或者多個(gè)并聯(lián)的可編程電阻單元109連接在第一晶體管103的源極和第二晶體管104的源極之間?？删幊屉娮鑶卧梢粋€(gè)開關(guān)107和一個(gè)電阻108串聯(lián)而成。在第一晶體管103的源極和電源之間接有第一恒流源110。在第二晶體管104的源極和電源之間接有第二恒流源111。將一個(gè)或者多個(gè)并聯(lián)的可編程恒流源單元114連接在第一晶體管103的源極和電源VDD之間?？删幊毯懔髟磫卧梢粋€(gè)開關(guān)113和一個(gè)恒流源112串聯(lián)而成。將一個(gè)或者多個(gè)并聯(lián)的可編程恒流源單元117連接在第二晶體管104的源極和電源之間?？删幊毯懔髟磫卧梢粋€(gè)開關(guān)116和一個(gè)恒流源115串聯(lián)而成。輸入的差動(dòng)信號(hào)VIP，VIN分別提供給所述第一晶體管103和第二晶體管104的柵極，經(jīng)過驅(qū)動(dòng)器放大和預(yù)加重后，輸出差動(dòng)信號(hào)VON，VOP分別從第一晶體管103的漏極與第一負(fù)載101的連接點(diǎn)，和從第二晶體管104的漏極與第二負(fù)載102的連接點(diǎn)輸出。第一負(fù)載101和第二負(fù)載102可以包括相同類型和大小的無源網(wǎng)絡(luò)，如電阻，電容，電感等，也可以包括有源負(fù)載網(wǎng)絡(luò)，如MOS管。電容105可以是無源器件實(shí)現(xiàn)，如CMOS工藝中的金屬-絕緣層-金屬(MIM)電容， 也可以是有源器件，如MOS等實(shí)現(xiàn)。電阻106和電阻108可以是無源器件實(shí)現(xiàn)，如CMOS工藝中的Poly電阻，也可以是有源器件，如MOS等實(shí)現(xiàn)。開關(guān)107、開關(guān)113和開關(guān)116可以包括半導(dǎo)體開關(guān)器件，例如PMOS等。開關(guān)的控制信號(hào)可以是CMOS邏輯電平等。
權(quán)利要求
1.一種可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于將差動(dòng)輸入數(shù)據(jù)信號(hào)VIP、 VIN，分別加載到第一晶體管和第二晶體管的柵極，此即差動(dòng)信號(hào)輸入端，差動(dòng)輸入數(shù)據(jù)信號(hào)VIP經(jīng)過放大后在第一晶體管的漏極與第一負(fù)載的連接點(diǎn)輸出為信號(hào)V0N，差動(dòng)輸入數(shù)據(jù)信號(hào)VIN經(jīng)過放大后在第二晶體管的漏極與第二負(fù)載的連接點(diǎn)輸出為信號(hào)V0P，此即差動(dòng)信號(hào)輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個(gè)電容和一個(gè)電阻，至少一個(gè)可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和地之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和地之間，或一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第一晶體管的源極和電源之間，一個(gè)恒流源和至少一個(gè)可編程恒流源單元并聯(lián)后連接在第二晶體管的源極和電源之間。
2.如權(quán)利要求1所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于使用兩個(gè)或兩個(gè)以上的可編程電阻單元時(shí)，各可編程電阻單元并聯(lián)連接。
3.如權(quán)利要求1或2所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于所述可編程電阻單元由一個(gè)開關(guān)和一個(gè)電阻串聯(lián)構(gòu)成，多個(gè)可編程電阻單元并聯(lián)時(shí)，其中每個(gè)可編程電阻單元中的電阻值相同或不同均可。
4.如權(quán)利要求1所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于使用兩個(gè)或兩個(gè)以上的可編程恒流源單元時(shí)，各可編程恒流源單元并聯(lián)連接。
5.如權(quán)利要求1或4所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，其特征在于所述可編程恒流源單元由一個(gè)開關(guān)和一個(gè)恒流源串聯(lián)而成，多個(gè)可編程恒流源單元并聯(lián)時(shí)，其中每個(gè)可編程恒流源單元中的恒流源大小相同或不同均可。
全文摘要
本發(fā)明涉及一種可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，第一晶體管和第二晶體管的柵極為差動(dòng)信號(hào)輸入端，第一晶體管的漏極與第一負(fù)載的連接點(diǎn)和第二晶體管的漏極與第二負(fù)載的連接點(diǎn)為差動(dòng)信號(hào)輸出端；在第一晶體管的源極和第二晶體管的源極之間設(shè)有并聯(lián)的一個(gè)電容和一個(gè)電阻，至少一個(gè)可編程電阻單元連接在第一晶體管的源極和第二晶體管的源極之間，第一、二晶體管的源極和地(或和電源)之間，均設(shè)有一個(gè)恒流源和至少一個(gè)并聯(lián)的可編程恒流源單元。本發(fā)明所述的可編程差動(dòng)連續(xù)時(shí)間預(yù)加重驅(qū)動(dòng)器，不需要額外的時(shí)鐘控制電路，或者數(shù)據(jù)信號(hào)延遲產(chǎn)生電路，也不需要任何的針對(duì)將要預(yù)加重的數(shù)據(jù)信號(hào)的選擇開關(guān)控制電路，極大地簡(jiǎn)化了設(shè)計(jì)的復(fù)雜度，具有低噪聲，簡(jiǎn)單易行的優(yōu)點(diǎn)。
文檔編號(hào)H04L25/02GK102164103SQ20101058783
公開日2011年8月24日 申請(qǐng)日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者劉本麗, 葉亞琴, 秦大威, 許勝國(guó) 申請(qǐng)人:烽火通信科技股份有限公司