本實(shí)用新型涉及一種數(shù)字圖像采集裝置。

背景技術(shù)：

隨著計(jì)算機(jī)技術(shù)、電子技術(shù)、和通信技術(shù)的發(fā)展，數(shù)字圖像采集、處理技術(shù)在計(jì)算機(jī)和便攜式系統(tǒng)中的應(yīng)用越來越廣泛。例如在可視電話、數(shù)碼相機(jī)、數(shù)字電視、圖像監(jiān)控、照相手機(jī)、視頻會(huì)議等場合都得到了更深的應(yīng)用。數(shù)字化圖像使得圖像信號(hào)可以高質(zhì)量地傳輸，并便于圖像的檢索、分析、處理和存儲(chǔ)。但是數(shù)字圖像的表示需要大量的數(shù)據(jù)，由于存儲(chǔ)空間和網(wǎng)絡(luò)帶寬的限制，對(duì)圖像進(jìn)行存儲(chǔ)，處理和傳輸之前先要對(duì)圖像進(jìn)行壓縮。即使采用多種方法對(duì)圖像數(shù)據(jù)進(jìn)行了壓縮，其數(shù)據(jù)量仍然巨大，對(duì)傳輸介質(zhì)、傳輸方法和存儲(chǔ)介質(zhì)的也會(huì)要求較高。因此圖像壓縮編碼技術(shù)的研究得意義特別顯著，也正是由于圖像壓縮編碼及傳輸技術(shù)的不斷發(fā)展、更新，推動(dòng)了現(xiàn)代多媒體技術(shù)應(yīng)用的迅速發(fā)展。

現(xiàn)有的圖像采集電路，存在的主要問題在于，電路復(fù)雜，可靠性低和設(shè)計(jì)復(fù)雜等問題；因此，有必要設(shè)計(jì)一種靈敏度更高的安全監(jiān)控裝置。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問題是提供一種數(shù)字圖像采集裝置，該數(shù)字圖像采集裝置結(jié)構(gòu)緊湊，集成度高，易于實(shí)施。

實(shí)用新型的技術(shù)解決方案如下：

一種數(shù)字圖像采集裝置，包括主控制器、CPLD、圖像采集卡、USB接口電路、電源電路和存儲(chǔ)器；CPLD為復(fù)雜可編程邏輯器件；

CPLD、圖像采集卡、USB接口電路和存儲(chǔ)器均與主控制器連接；存儲(chǔ)器和圖像采集卡還與CPLD相連；USB接口電路的控制信號(hào)端與CPLD相連；

電源電路為主控制器以及CPLD供電；

USB接口電路用于主控制器與作為采集平臺(tái)的上位機(jī)通信；

主控制器采用TMS320C6211型DSP；

圖像采集卡采用VC302采集卡；VC302采集卡具有標(biāo)準(zhǔn)的8位并行總線；

CPLD采用IspLSI2064VE芯片。

電源電路包括3.3V電源電路和1.8V電源電路；3.3V電源電路采用LM1117-3.3器件；1.8V電源電路采用GS5808器件。

USB接口電路采用PDIUSBD12芯片。

存儲(chǔ)器包括一片HY57v561620T型SDRAM芯片和MX29LV400B型閃存(Flash)芯片。

DSP和CPLD均為成熟的硬件模塊，不涉及任何軟件和方法。

有益效果：

本實(shí)用新型的數(shù)字圖像采集裝置，具有以下特點(diǎn)：

1.集成度高，結(jié)構(gòu)緊湊

集成了DSP、圖像采集卡、SDRAM、FLASH存儲(chǔ)器、USB接口電路等，充分利用總線和CPLD實(shí)現(xiàn)接口通信，接口緊湊，布線簡易，易于實(shí)施。

2.采用模塊化設(shè)計(jì)，功能完善

采用SDRAM、FLASH存儲(chǔ)器實(shí)現(xiàn)了存儲(chǔ)空間的擴(kuò)展，采用CPLD實(shí)現(xiàn)接口電路的整合，采用圖像采集卡作為圖像采集模塊，各功能電路均模塊化，可靠性高，且易于設(shè)計(jì)。CPLD內(nèi)部為門電路模塊，可靠性高，響應(yīng)速度快。

總之，這種數(shù)字圖像采集裝置，結(jié)構(gòu)簡潔，布線簡易，采用模塊化設(shè)計(jì)，功能完善，可靠性高。

附圖說明

圖1為數(shù)字圖像采集裝置總體電原理框圖；

圖2為DSP與CPLD連接示意圖；

圖3為VC302與DSP、CPLD連接示意圖；

圖4為RAM與DSP、CPLD接線圖；

圖5為FLASH與DSP、CPLD接線圖；

圖6為USB接口電路原理圖；

圖7為3.3V電源電路原理圖；

圖8為1.8V電源電路原理圖。

具體實(shí)施方式

以下將結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說明：

實(shí)施例1：如圖1～8，一種數(shù)字圖像采集裝置，包括主控制器、CPLD、圖像采集卡、USB接口電路、電源電路和存儲(chǔ)器；CPLD為復(fù)雜可編程邏輯器件；

CPLD、圖像采集卡、USB接口電路和存儲(chǔ)器均與主控制器連接；存儲(chǔ)器和圖像采集卡還與CPLD相連；USB接口電路的控制信號(hào)端與CPLD相連；

電源電路為主控制器以及CPLD供電；

USB接口電路用于主控制器與作為采集平臺(tái)的上位機(jī)通信；

主控制器采用TMS320C6211型DSP；

圖像采集卡采用VC302采集卡；VC302采集卡具有標(biāo)準(zhǔn)的8位并行總線；

CPLD采用IspLSI2064VE芯片。

電源電路包括3.3V電源電路和1.8V電源電路；3.3V電源電路采用LM1117-3.3器件；1.8V電源電路采用GS5808器件。

USB接口電路采用PDIUSBD12芯片。

存儲(chǔ)器包括一片HY57v561620T型SDRAM芯片和MX29LV400B型閃存(Flash)芯片。

下面分別敘述各部分功能和工作原理：

1.DSP

由于在本系統(tǒng)中各種外圍接口電路多，系統(tǒng)的時(shí)序控制較為復(fù)雜，而且由于DSP的通用I/O口少，需要擴(kuò)展I/O口。所以系統(tǒng)采用了可編程邏輯器件Lattice公司的IspLsi2064VE的貼片芯片，該芯片具有84個(gè)用戶可分配的I/O引腳，可與5V、3.3V，邏輯電平相兼容。其組合傳輸延遲最小為5.5ns，輸入寄存器建立時(shí)間非常短，而且具有可編程的速度/功耗控制。運(yùn)用VHDL語言編程進(jìn)行I/O電路的擴(kuò)展以及產(chǎn)生對(duì)外圍電路控制的時(shí)序，電路如圖2所示。

將DSP的輸出控制信號(hào)CE[0∶3]，/AOE，/AWE，/ARE(外部片選信號(hào)，輸出時(shí)能，寫選通信號(hào)，讀選通信號(hào))作為CPLD的輸入信號(hào)。CPLD的輸出的主要是各個(gè)外圍器件控制信號(hào)，包括存儲(chǔ)器(程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器)、視頻圖像采集卡的片選，讀寫信號(hào)，320240的片選與顯示控制信號(hào)等。同時(shí)圖像采集卡USB2.0與DSP(D0-D7)的數(shù)據(jù)交換也是通過CPLD(VD0-VD7)進(jìn)行的，以避免由DSP直接控制產(chǎn)生過多的等待周期。

2.圖像采集卡

VC302采集電路由視頻解碼器、高速FIFO緩存和時(shí)序接口以及總線數(shù)據(jù)電路等組成，VC302采集卡可以采用電源電壓為5V和3.3V，可以直接與DSP接口。其數(shù)據(jù)接口是標(biāo)準(zhǔn)的8位并行總線，對(duì)其進(jìn)行的訪問方法與讀寫隨機(jī)存儲(chǔ)器(SRAM)類似。VC302可支持最高25幀/秒的采集速度，數(shù)據(jù)總線建立時(shí)間僅25ns。采用的是+3.3V的電源，同時(shí)支持I/O電壓，所有這些特性都適應(yīng)于與DSP、CPLD直接連接。圖3給出了圖像采集卡連接示意圖。

VC302采集卡，其模擬信號(hào)輸入可以直接輸入PAL制彩色復(fù)合視頻信號(hào)，或者50Hz黑白電視信號(hào)。輸入彩色視頻信號(hào)時(shí)，可以使用黑白采集模式。在輸入黑白視頻信號(hào)時(shí)，也可以使用彩色采集模式，但輸出的仍然是黑白的。采集總共可以進(jìn)行四種采集方式：320×240黑白/彩色電視信號(hào)，640×240彩色信號(hào)，640×480的黑白電視信號(hào)(黑白為8位，彩色為16位)。本設(shè)計(jì)選用的是采集320×240點(diǎn)陣的16位彩色和8位黑白圖像。

在進(jìn)行模擬視頻信號(hào)解碼是采用專用的模擬視頻信號(hào)解碼器SAA71113，SAA71113視頻解碼器是雙通道模擬預(yù)處理電路、自動(dòng)鉗位和增益控制電路、時(shí)鐘產(chǎn)生電路、數(shù)字多標(biāo)準(zhǔn)解碼器、亮度/對(duì)比度/飽和度控制電路、彩色空間矩陣的組合，是一款功能完善的視頻處理器。SAA71113只需要單一的3.3V電源供電，與C6211的I/O電壓一致。SAA7113接收CVBS(復(fù)合視頻)或S-video模擬視頻輸入，可以自動(dòng)將PAL、SECAM、NTSC模式的彩色視頻信號(hào)解碼為CCIR-601/656兼容的彩色數(shù)字分量值，器件功能通過I2C接口控制。這樣圖像采集過程可以全部在后臺(tái)完成，基本上不需要CPU的干預(yù)，可以節(jié)約大量的CPU時(shí)間。但是這樣設(shè)計(jì)有一個(gè)難點(diǎn)：由模擬視頻信號(hào)解碼得出的數(shù)字視頻信號(hào)數(shù)據(jù)量非常大，而且由于是實(shí)時(shí)視頻信號(hào)，所以數(shù)據(jù)輸出速率也非常高；但是相反，DSP外部存儲(chǔ)器接口的讀出速率卻比較慢。為了解決這個(gè)問題，此卡采取的是高速3Mbit FIFO(數(shù)據(jù)先進(jìn)先出)，對(duì)數(shù)據(jù)進(jìn)行暫存以緩解速度上的差異，即采用FIFO來暫存N行圖像數(shù)據(jù)，視頻解碼器直接向FIFO中寫入圖像數(shù)據(jù)。當(dāng)FIFO中寫入了N行圖像數(shù)據(jù)后，由CPLD向DSP發(fā)出中斷請求；同時(shí)，DSP接到中斷請求后，啟動(dòng)采集將N行圖像數(shù)據(jù)從FIFO中讀入到其外部SDRAM中存放。這樣在采集的同時(shí)，DSP就可以讀取已采集的N行數(shù)據(jù)，而不必等待一幀圖像數(shù)據(jù)采集完成。這樣提高DSP的處理效率。CPLD主要控制解碼器向FIFO中寫入數(shù)據(jù)以及DSP從FIFO中讀出數(shù)據(jù)。系統(tǒng)可以采集到一幀圖像的尺寸為320(點(diǎn)/行)×240(行)，從SA71113輸出的是4∶2∶2的YcrCb數(shù)據(jù)格式，一個(gè)像素用2個(gè)字節(jié)表示，一個(gè)字節(jié)表示Y，另一個(gè)字節(jié)為Cb和Cr，那么總的數(shù)據(jù)量為320×240×2＝150KB。對(duì)于亮度信號(hào)，每個(gè)像素Y占一個(gè)字節(jié)，一行共320個(gè)字節(jié)，用320個(gè)存儲(chǔ)單元存儲(chǔ)一行的Y數(shù)據(jù)，對(duì)于色度信號(hào)Cb，一行共320點(diǎn)，每兩個(gè)像素共用一個(gè)色度信號(hào)Cb，占一個(gè)字節(jié)，共160個(gè)字節(jié)，用160個(gè)字節(jié)單元存放一行的數(shù)據(jù)，對(duì)于色度信號(hào)Cr，存儲(chǔ)格式與Cb一樣。這樣一幀圖像數(shù)據(jù)需要的的緩沖區(qū)大小為：320×240+160×240×2＝150KB。對(duì)此擴(kuò)展了兩片256K×16bit的SDRAM，而且選用了具有3Mbit的FIFO來緩沖數(shù)據(jù)。

3.存儲(chǔ)器

本系統(tǒng)選擇了是HYNIX公司的HY57v561620T SDRAM芯片來擴(kuò)展C6211有限的存儲(chǔ)空間。以及一片F(xiàn)lash芯片MX29LV400B擴(kuò)展其程序存儲(chǔ)。

C6211內(nèi)部具有的EMIF是外部存儲(chǔ)器其片內(nèi)其它單元的接口，具有很強(qiáng)的接口能力。其數(shù)據(jù)總線寬度為32bits，尋址空間為4GB，可以與目前幾乎所有類型的存儲(chǔ)器直接接口。EMIF處理的外總線請求有片內(nèi)EDMAExtended Direct Mernory Access控制器和外部共享存儲(chǔ)器的設(shè)備。對(duì)EMIF的控制是通過設(shè)置EMIF中的一組存儲(chǔ)器映射寄存器完成的，包括配置各個(gè)空間上的存儲(chǔ)器類型，設(shè)置相應(yīng)的接口時(shí)序等。當(dāng)EMIF與異步器件接口時(shí)，整個(gè)異步接口信號(hào)包括#AOE、#AWE、#ARE、ARDY四個(gè)控制信號(hào)。在時(shí)序控制上，通過在EMIF全局控制寄存器和相應(yīng)的CEx(x是0～3)空間控制寄存器中進(jìn)行靈活的參數(shù)配置，完成與不同器件的時(shí)序接口。

由于C6211DSP是雙電源供電，核心電壓為1.6V，(根據(jù)不同型號(hào)芯片而不同，一般是1.5V-2.5V，I/O引腳電源為3.3V。而目前市場上5V的器件多，所以考慮3V和5V(一般外圍芯片)混合設(shè)計(jì)問題，如果直接連接的話，將可以使DSP芯片損壞。如果3.3VDSP，CPLD處理器要與5V的外圍器件接口，需要中間加一個(gè)電壓轉(zhuǎn)換芯片，常用的電壓轉(zhuǎn)換芯片：SN74LVCC3245，SN74LVCC4245等。為了簡化電路設(shè)計(jì)和降低成本，對(duì)此，存儲(chǔ)器芯片RAM采用HY57v561620T。它是由是HYNIX公司生產(chǎn)的4BANK*1MB*16bit的高速CMOS異步靜態(tài)RAM，單電源+3.3V供電，訪問速度可達(dá)10ns，與TTL電平兼容。全靜態(tài)操作無需時(shí)鐘和刷新電路。因此它能與DSP直接接口，中間不需要電平轉(zhuǎn)換。RAM與DSP、CPLD連接示意圖如圖4所示。

HY57v561620T SDRAM的地址A0-A12與DSP C6211的EA2-EA14連接，BA0-BA1與C6211的EA13-EA14連接為選擇SDRAM的BANK區(qū)信號(hào)。數(shù)據(jù)線D0-D15與C6211的D0-D15連接。/RAS、/CAS分別接DSP的AOE、ARE引腳連接，作為行列選通驅(qū)動(dòng)。DQM[3∶0]與C6211的/BE[3∶0]連接作為字節(jié)使能信號(hào)。而SDRAM的控制信號(hào)線/CE，/WE，LDQM，UDQM均由CPLD產(chǎn)生。

MX29LV400BTC為256×16bit的flash，支持2.7V到3.6V的寬工作電壓范圍，支持JEDEC單電源Flash存儲(chǔ)器標(biāo)準(zhǔn)；只需向其命令寄存器寫入標(biāo)準(zhǔn)的微處理器指令，具體編程、擦除操作由內(nèi)部嵌入的算法實(shí)現(xiàn)，并且可以通過查詢特定的引腳或數(shù)據(jù)線監(jiān)控操作是否完成；可以對(duì)任一扇區(qū)進(jìn)行讀、寫或擦除操作，而不影響其它部分的數(shù)據(jù)。此芯片也可以直接與DSP、CPLD接口。其連接示意圖如圖5所示。

4.USB接口電路

PDIUSBD12 USB接口電路如圖6。

其中PDIUSBD12的控制信號(hào)皆由CPLD產(chǎn)生，包括：CS(片選信號(hào))、RD(讀選通信號(hào))、WR(寫選通信號(hào))、EOT(DMA傳輸結(jié)束信號(hào))、AO(數(shù)據(jù)、命令選擇信號(hào))。PDIUSBD12片內(nèi)集成了6M到48M時(shí)鐘乘法PLL，因此外部只需6MHz晶振即可高速運(yùn)行，且EMI也隨之降低。

5.電源電路設(shè)計(jì)

電源設(shè)計(jì)中需要考慮的主要問題是功率和散熱問題。C6211為了降低功耗，采用低電壓供電方式，而且它有兩種電源：+3.3V的I/O電源(DVDD)，+1.8V的內(nèi)核電源(CVDD)。降低內(nèi)核電壓的主要目的是為了降低功耗。

電流要求：電流的消耗主要取決于器件的激活度，即CPU的激活度。外設(shè)消耗的電流主要取決于正在工作的外設(shè)及其速度，與CPU相比，外設(shè)消耗的電流是比較小的。時(shí)鐘也要消耗一小部分電流，而且是恒定的，與CPU和外設(shè)激活的程度無關(guān)。

TMS320C6211的最大工作時(shí)鐘是167MHz，考慮最大極限條件下：

核電壓Vc＝1.8V，測試電流Ic＝45mA，I/O電壓Vd＝3.3V，測試電流Id＝30mA.

則所消耗峰值功率：

Pmax＝Vc×Ic+Vd×Id＝1.8V×45mA+3.3V×30mA＝180mW

因而一般的電源均可以滿足它的功率要求。

另外，DSP對(duì)于兩種電壓的上電次序是有要求的。理想情況下電源的核電壓Vc應(yīng)先于I/O電壓Vd上電，關(guān)斷時(shí)Vc應(yīng)晚于I/O電壓Vd斷電。這樣要求的原因在于，如果Vc先于Vd上電，只是芯片周邊輸入輸出無效，對(duì)于芯片本身沒有損害，但如果次序相反，則芯片的緩沖和驅(qū)動(dòng)部分將處于一個(gè)未知的狀態(tài)，容易對(duì)芯片造成損害。

其他器件如CPLD、RAM、FLASH以及圖像采集卡等都是3.3V器件，所以本系統(tǒng)提供總共提供3路直流電壓。輸入電源為+5V的直流穩(wěn)定電壓，通過3.3電源轉(zhuǎn)換芯片，分別提供給DSP，CPLD，RAM，F(xiàn)LASH，圖像采集卡所需要的3.3V，以及C6211的核心電壓1.8V。本系統(tǒng)采用兩片電壓轉(zhuǎn)換芯片設(shè)計(jì)，LM1117-3.3(3.3V電壓轉(zhuǎn)換)和GS5808(1.8V電壓轉(zhuǎn)換)，其設(shè)計(jì)電路如圖7、圖8。