一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器。
【背景技術(shù)】
[0002]低壓差分串行發(fā)送器能夠滿足高速信號傳輸?shù)囊螅蚨玫綇V泛的應(yīng)用。低壓差分傳輸技術(shù)是一種電流環(huán)信號傳輸技術(shù)，由于采用全差分結(jié)構(gòu)，對于信號發(fā)送端和接收端對地的不匹配和EMI干擾的免疫能力大大提高。
[0003]物理信道具有高頻衰減特性。為了減小信號在傳輸通道中高頻分量的衰減，需要采用均衡技術(shù)對數(shù)據(jù)傳輸質(zhì)量進行改善。發(fā)送端均衡稱為預(yù)加重技術(shù)，即提高輸出信號的高頻成分。
[0004]如圖1所示，圖1為傳統(tǒng)的帶預(yù)加重的LVDS(低壓差分信號)結(jié)構(gòu)發(fā)送器的電路圖。通過四個MOS管的開關(guān)作用，形成不同方向的輸出電流，在接收端電阻上形成低壓差分信號，對輸入的數(shù)字信號IN+進行邊沿檢測，產(chǎn)生控制信號，使預(yù)加重電路(11和12)產(chǎn)生與輸出信號OUT+同相的電流，加重OUT+的邊沿信號強度；同理實現(xiàn)輸出信號OUT-上的高頻邊沿信號加重。傳統(tǒng)的預(yù)加重電路結(jié)構(gòu)復(fù)雜，功耗較大，有待改進。

【發(fā)明內(nèi)容】

[0005]基于【背景技術(shù)】存在的技術(shù)問題，本發(fā)明提出了一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器。
[0006]本發(fā)明提出的一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器，包括:高電位電壓鉗位器，帶預(yù)加重的反向驅(qū)動器和低電位電壓鉗位器；
[0007]高電位電壓鉗位器的輸出端與帶預(yù)加重的反向驅(qū)動器的高電位輸入端相連，高電位電壓鉗位器用于為帶預(yù)加重的反向驅(qū)動器提供與高電位參考電壓VHref相同的高電壓；低電位電壓鉗位器的輸出端與帶預(yù)加重的反向驅(qū)動器的低電位輸入端相連，低電位電壓鉗位器用于為帶預(yù)加重的反向驅(qū)動器提供與低電位參考電壓VLref相同的低電壓；
[0008]帶預(yù)加重的反向驅(qū)動器連接有輸入端IN+、IN-和輸出端OUT+、OUT-;帶預(yù)加重的反向驅(qū)動器中設(shè)有高頻通路，輸入端IN+、IN-通過高頻通路連接輸出端OUT+、OUT-。
[0009]優(yōu)選地，尚頻通路的尚頻特性可調(diào)。
[0010]優(yōu)選地，高電位電壓鉗位器包括比較器OPl和PMOS管Ml ;比較器OPl的反相輸入端接入高電位參考電壓VHref，其正相輸入端連接PMOS管Ml的漏極，其輸出端連接PMOS管Ml的柵極；PM0S管Ml的源極接電源電壓，其漏極作為高電位電壓鉗位器的輸出端。
[0011]優(yōu)選地，低電位電壓鉗位器包括比較器0P2和NMOS管M6 ;比較器0P2的反相輸入端接入低電位參考電壓VLref，其正相輸入端連接NMOS管M6的漏極，其輸出端連接NMOS管M6的柵極；NM0S管M6的源極接地，其漏極作為低電位電壓鉗位器的輸出端。
[0012]優(yōu)選地，帶預(yù)加重的反向驅(qū)動器包括PMOS管M2、PM0S管M3、NM0S管M4和NMOS管M5 ;PMOS管M2的源極與PMOS管M3的源極相連并作為帶預(yù)加重的反向驅(qū)動器的高電位輸入端連接高電位電壓鉗位器的輸出端；PM0S管M2的柵極、漏極分別連接NMOS管M4的柵極、漏極，PMOS管M3的柵極、漏極分別連接NMOS管M5的柵極、漏極；NM0S管M4的源極與NMOS管M5的源極相連并作為帶預(yù)加重的反向驅(qū)動器的低電位輸入端連接低電位電壓鉗位器的輸出端；輸入端IN+、IN-分別連接到PMOS管M2的柵極、PMOS管M3的柵極，輸出端0UT+、OUT-分別連接到PMOS管M3的漏極、PMOS管M2的漏極。
[0013]優(yōu)選地，高頻通路包括電阻元件Rl、電阻元件R2、電容元件Cl和電容元件C2，輸入端IN+依次串聯(lián)電容元件Cl和電阻元件Rl連接到輸出端0UT+，用于對輸出端OUT+上的信號進行高頻預(yù)加重；輸入端IN-依次串聯(lián)電容元件C2和電阻元件R2連接到輸出端0UT-，用于對輸出端OUT-上的信號進行高頻預(yù)加重。
[0014]優(yōu)選地，電阻元件Rl和電阻元件R2可采用電阻陣列或MOS管。
[0015]優(yōu)選地，電容元件Cl和電容元件C2可采用電容陣列或Varactor可調(diào)電容。
[0016]優(yōu)選地，所述發(fā)送器實現(xiàn)預(yù)加重的工作過程為:在輸入端IN+、IN-上加載串行差分的CMOS電平信號，CMOS電平信號輸入到帶預(yù)加重的反向驅(qū)動器中，CMOS電平信號數(shù)據(jù)邊沿跳變時的高頻成分通過高頻通路傳輸?shù)捷敵龆薕UT+、OUT-的低壓差分信號中，對輸出端的低壓差分信號的高頻成分進行補償。
[0017]本發(fā)明提供的電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器中，根據(jù)高頻傳輸特性受電阻值和電容值影響的原理，可通過選擇或控制高頻通路上電阻元件Rl、R2電阻值或電容元件Cl、C2電容值的大小，調(diào)節(jié)高頻通路的傳輸特性，對輸出信號進行不同的高頻補償，以實現(xiàn)發(fā)送器輸出端不同程度的預(yù)加重，既可以提高預(yù)加重的靈活性，又可以降低功耗。
[0018]與現(xiàn)有技術(shù)相比，本發(fā)明的預(yù)加重的信號來自于輸入端CMOS電平差分信號的數(shù)據(jù)跳變邊沿，不需要另外產(chǎn)生高頻信號加重到輸出信號上；本發(fā)明的預(yù)加重信號通過高頻通路輸出到輸出端，不需要額外的電壓檢測電路以及預(yù)加重電路；本發(fā)明的預(yù)加重結(jié)構(gòu)簡單，且可通過調(diào)節(jié)高頻通路上的電容和電阻值，調(diào)節(jié)預(yù)加重的程度。綜上所述，本發(fā)明與傳統(tǒng)的帶預(yù)加重的發(fā)送器相比，結(jié)構(gòu)簡單，功耗低，靈活度高。
【附圖說明】
[0019]圖1為傳統(tǒng)的帶預(yù)加重的低壓差分信號發(fā)送器電路圖；
[0020]圖2為本發(fā)明提供的一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器電路圖；
[0021]圖3為發(fā)送器輸出波形對比圖。
【具體實施方式】
[0022]在圖1和圖2中，發(fā)送器10的輸出信號OUT+、OUT-經(jīng)過PCB走線后在接收器20的前端等效電阻21上形成低壓差分信號。故而，發(fā)送器10的輸出信號OUT+、OUT-的質(zhì)量直接關(guān)系到接收器20的工作可靠性，而輸出信號OUT+、OUT-的質(zhì)量與發(fā)送器10的結(jié)構(gòu)息息相關(guān)。
[0023]參照圖2，本發(fā)明中發(fā)送器10采用一種電容實現(xiàn)預(yù)加重電路的低壓差分發(fā)送器，其包括:高電位電壓鉗位器11，帶預(yù)加重的反向驅(qū)動器12和低電位電壓鉗位器13。
[0024]高電位電壓鉗位器11的輸出端與帶預(yù)加重的反向驅(qū)動器12的高電位輸入端相連，低電位電壓鉗位器13的輸出端與帶預(yù)加重的反向驅(qū)動器12的低電位輸入端相連。
[0025]高電位電壓鉗位器11為帶預(yù)加重的反向驅(qū)動器12提供與高電位參考電壓VHref相同的高電壓，低電位電壓鉗位器13為帶預(yù)加重的反向驅(qū)動器12提供與低電位參考電壓VLref相同的低電壓。
[0026]帶預(yù)加重的反向驅(qū)動器12連接有輸入端IN+、IN-和輸出端OUT+、OUT-。串行差分的CMOS電平信號通過輸入端IN+和IN-輸入到帶預(yù)加重的反向驅(qū)動器12，帶預(yù)加重的反向驅(qū)動器12在輸出端OUT+和OUT-形成不同方向的電流，電流經(jīng)過PCB走線在接收器20前端等效電阻21上形成低壓差分信號。
[0027]在帶預(yù)加重的反向驅(qū)動器12中，通過添加電容元件和電阻元件形成高頻通路121，CMOS電平數(shù)據(jù)邊沿跳變時的高頻成分通過高頻通路121傳輸?shù)捷敵龆薕UT+和OUT-的低壓差分信號中，對輸出端的低壓差分信號的高頻成分進行補償，達到預(yù)加重的效果，并可通過選擇或控制高頻通路121上電阻元件Rl和R2或電容元件Cl和C2的大小，調(diào)節(jié)高頻通路的傳輸特性進行不同的預(yù)加重補償。本發(fā)明與傳統(tǒng)的帶預(yù)加重的發(fā)送器相比，結(jié)構(gòu)簡單，功耗低。
[0028]高電位電壓鉗位器11包括比較器OPl和PMOS管Ml。比較器OPl的反相輸入端接入高電位參考電壓VHref，其正相輸入端連接PMOS管Ml的漏極，其輸出端連接PMOS管Ml的柵極。PMOS管Ml的源極接電源電壓，其漏極作為高電位電壓鉗位器11的輸出端。
[0029]低電位電壓鉗位器13包括比較器0P2和NMOS管M6。比較器0P2的反相輸入端接入低電位參考電壓VLref，其正相輸入端連接NMOS