電壓校準(zhǔn)電路及低壓差線性穩(wěn)壓系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種電壓校準(zhǔn)電路及低壓差線性穩(wěn)壓系統(tǒng)。
【背景技術(shù)】
[0002] 低壓差線性穩(wěn)壓電路（LowDropoutRegulator,LD0)是降壓型直流線性穩(wěn)壓器， 隨著SOC(SystemonChip,片上系統(tǒng))技術(shù)的發(fā)展，其在計算機(jī)、通訊、儀器儀表、消費(fèi)類電 子、攝像監(jiān)控等行業(yè)應(yīng)用無處不在。雖然與DC-DC開關(guān)電壓轉(zhuǎn)換器相比，LDO的效率低一些， 但是它具有外圍元件少、紋波小、噪聲低、芯片面積小、電路結(jié)構(gòu)簡單等優(yōu)點(diǎn)，所以LDO在電 源管理類芯片中一直占有很大的比重。
[0003] 隨著集成度的提高，越來越多的LDO作為SOC芯片的子模塊給某個關(guān)鍵的模塊供 電而集成到該SOC芯片中，而功能強(qiáng)大的SOC芯片中集成多個LDO模塊給不同的模塊供電 已很普遍了。同時隨著SOC系統(tǒng)的工作頻率不斷提高，其中的數(shù)字電路帶來電源干擾也越 來越嚴(yán)重，這就需要LDO有高速瞬態(tài)響應(yīng)速度、高輸出電壓控制精度、高PSRR、低噪聲等性 能要求。
[0004] 如圖1所示，現(xiàn)有LDO電路包括：誤差放大器EA、調(diào)整管MP、第一分壓電阻Rl和第 二分壓電阻R2。
[0005]誤差放大器EA的第一輸入端適于輸入基準(zhǔn)電壓Vref，第二輸入端連接第一分壓 電阻Rl的第二端和第二分壓電阻R2的第一端，輸出端連接調(diào)整管MP的柵極。第二分壓電 阻R2的第二端接地。調(diào)整管MP為PMOS管，調(diào)整管MP的源極適于輸入電源電壓VCC，漏極 連接第一分壓電阻Rl的第一端。
[0006] 理想情況下，誤差放大器EA的第一輸入端和第二輸入端的電壓相等，通過設(shè)置第 一分壓電阻Rl和第二分壓電阻R2的電阻值的比值，在LDO輸出端VOUT獲得所需的目標(biāo)電 壓，然而，實際獲得的目標(biāo)電壓通常與理想的目標(biāo)電壓存在一定的誤差。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明解決的問題是現(xiàn)有技術(shù)缺少對電壓的校正電路。
[0008] 為解決上述問題，本發(fā)明提供一種電壓校準(zhǔn)電路，包括：電流源、比較器、分壓電 阻、第二分壓電阻、N個子電阻、N個開關(guān)和調(diào)整電路；
[0009] 所述電流源的輸入端適于輸入電源電壓，輸出端連接所述比較器的第一輸入端和 分壓電阻的第一端；
[0010] 所述比較器的第二輸入端適于輸入基準(zhǔn)電壓，輸出端連接所述調(diào)整電路的輸入 端；
[0011] 所述N個子電阻串聯(lián)，并與所述N個開關(guān)一一對應(yīng)的并聯(lián)；
[0012] 所述N個子電阻的第一個子電阻的第一端連接所述分壓電阻的第二端，第N個子 電阻的第二端接地；
[0013] 所述調(diào)整電路包括：N個調(diào)整支路和第二反相器，每個調(diào)整支路至少包括第一 D觸 發(fā)器、第二D觸發(fā)器和第一反相器，第n個調(diào)整支路還包括第一與非門，2 <n<N;
[0014] 所述第二反相器的輸入端為所述調(diào)整電路的輸入端；
[0015] 位于第一個調(diào)整支路的第一 D觸發(fā)器的輸入端適于輸入啟動信號，第一輸出端通 過位于同一個調(diào)整支路的第一反相器連接位于同一個調(diào)整支路的第二D觸發(fā)器的時鐘信 號端；
[0016] 位于所述第一個調(diào)整支路的第二D觸發(fā)器的輸入端連接所述第二反相器的輸出 端，第二輸出端連接第一個開關(guān)的控制端；
[0017] 位于第n個調(diào)整支路的第一 D觸發(fā)器的輸入端連接位于前一個調(diào)整支路的第一 D 觸發(fā)器的第一輸出端，第一輸出端通過位于同一調(diào)整支路的第一反相器連接位于同一調(diào)整 支路的第二D觸發(fā)器的時鐘信號端和第一與非門的第一輸入端；
[0018] 位于所述第n個調(diào)整支路的第二D觸發(fā)器的輸入端連接所述第二反相器的輸入 端，第二輸出端連接位于同一調(diào)整支路的第一與非門的第二輸入端；
[0019] 位于所述第n個調(diào)整支路的第一與非門的輸出端連接第n個開關(guān)的控制端。
[0020] 可選的，所述電壓校準(zhǔn)電路還包括：N個第一電平轉(zhuǎn)換電路，位于所述第一個調(diào)整 支路的第二D觸發(fā)器的第二輸出端通過第一個第一電平轉(zhuǎn)換電路連接所述第一個開關(guān)的 控制端，位于所述第n個調(diào)整支路的第一與非門的輸出端通過第n個第一電平轉(zhuǎn)換電路連 接所述第n個開關(guān)的控制端。
[0021] 可選的，位于所述N個調(diào)整支路的第一D觸發(fā)器的時鐘信號端相連，位于所述N個 調(diào)整支路的第一D觸發(fā)器的復(fù)位端相連，位于所述N個調(diào)整支路的第一D觸發(fā)器的接地端 相連，位于所述N個調(diào)整支路的第一D觸發(fā)器的電源端相連。
[0022] 可選的，位于所述N個調(diào)整支路的第二D觸發(fā)器的復(fù)位端相連，位于所述N個調(diào)整 支路的第二D觸發(fā)器的接地端相連，位于所述N個調(diào)整支路的第二D觸發(fā)器的電源端相連。
[0023] 可選的，所述電壓校準(zhǔn)電路還包括：第二電平轉(zhuǎn)換電路，所述比較器的輸出端通過 所述第二電平轉(zhuǎn)換電路連接所述調(diào)整電路的輸入端。
[0024] 可選的，所述電壓校準(zhǔn)電路還包括：第三D觸發(fā)器、第四D觸發(fā)器、第三反相器、第 四反相器和第二與非門；
[0025] 所述第三D觸發(fā)器的輸入端適于輸入使能信號，第一輸出端連接所述第四D觸發(fā) 器的輸入端并通過所述第三反相器連接所述第二與非門的第二輸入端；
[0026] 所述第四D觸發(fā)器的第一輸出端連接所述第二與非門的第一輸入端；
[0027] 所述第二與非門的輸出端連接所述第四反相器的輸入端；
[0028] 所述第四反相器的輸出端適于輸出所述啟動信號。
[0029] 可選的，所述第三D觸發(fā)器和第四D觸發(fā)器的時鐘信號端相連，所述第三D觸發(fā)器 和第四D觸發(fā)器的接地端相連，所述第三D觸發(fā)器和第四D觸發(fā)器的電源端相連。
[0030] 所述電壓校準(zhǔn)電路還包括：第一電阻、第二電阻、第五D觸發(fā)器、第六D觸發(fā)器、第 七D觸發(fā)器、第三與非門、第四與非門、第五與非門、第五反相器、第六反相器、第七反相器、 第八反相器、第九反相器、第十反相器、第十一反相器、第十二反相器、第一NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管；
[0031] 所述第一電阻的第一端適于輸入標(biāo)準(zhǔn)電壓，第二端連接所述第二電阻的第一端和 所述比較器的第二輸入端；
[0032] 所述第五D觸發(fā)器的輸入端連接位于第N個調(diào)整支路的第一個觸發(fā)器的第一輸出 端，第一輸出端通過第五反相器連接第六D觸發(fā)器的時鐘信號端；
[0033] 所述第六D觸發(fā)器的輸入端適于輸入電源電壓，第二輸出端連接第三與非門的第 二輸入端并通過第六反相器連接第四與非門的第一輸入端；
[0034] 所述第七D觸發(fā)器的輸入端適于輸入所述電源電壓，時鐘信號端適于輸入所述使 能信號，第二輸出端連接第三與非門的第一輸入端并通過第七反相器連接第四與非門的第 二輸入端；
[0035] 所述第四與非門的輸出端連接第五與非門的第一輸入端，所述第三與非門的輸出 端連接第五與非門的第二輸入端；
[0036] 第五與非門的輸出端連接第二NMOS管的柵極和第三NMOS管的柵極并通過第八反 相器連接第一NMOS管的柵極、通過第十反相器連接第四NMOS管的柵極；
[0037] 所述第四NMOS管的漏極連接所述第二電阻的第二端，源極接地；
[0038] 所述第九反相器的輸入端適于輸入第三時鐘信號，輸出端連接第二NMOS管的源 極和第三NMOS管的源極；
[0039] 所述第二NMOS管的漏極連接第一NMOS管的漏極、第三NMOS管的漏極和第^^一反 相器的輸入端；
[0040] 第十一反相器的輸出端連接位于所述N個調(diào)整支路的第一 D觸發(fā)器的時鐘信號端 和第十二反相器的輸入端；
[0041] 第十二反相器的輸出端連接第三D觸發(fā)器和第四D觸發(fā)器的時鐘信號端；
[0042] 第三NMOS管的源極適于輸入電源電壓。
[0043] 可選的，所述電壓校準(zhǔn)電路還包括：第三電平轉(zhuǎn)換電路，所述第五與非門的輸出端 通過所述第三電平轉(zhuǎn)換單元連接所述第十反相器的輸入端。
[0044] 可選的，所述電壓校準(zhǔn)電路還包括：第一電阻、第二電阻、第五D觸發(fā)器、第六D觸 發(fā)器、第七D觸發(fā)器、第三與非門、第四與非門、第五與非門、第五反相器、第六反相器、第七 反相器、第八反相器、第九反相器、第十反相器、第十一反相器、第一NMOS管、第二NMOS管、 第三NMOS管和第四NMOS管；
[0045] 所述第一電阻的第一端適于輸入標(biāo)準(zhǔn)電壓，第二端連接所述第二電阻的第一端和 所述比較器的第二輸入端；
[0046] 所述第五D觸發(fā)器的輸入端連接位于第N個調(diào)整支路的第一個觸發(fā)器的第一輸出 端，第一輸出端通過第五反相器連接第六D觸發(fā)器的時鐘信號端；
[0047] 所述第六D觸發(fā)器的輸入端適于輸入電源電壓，第二輸出端連接第三與非門的第 二輸入端并通過第六反相器連接第四與非門的第一輸入端；
[0048] 所述第七D觸發(fā)器的輸入端適于輸入所述電源電壓，時鐘信號端適于輸入使能信 號，第二輸出端連接第三與非門的第一輸入端并通過第七反相器連接第四與非門的第二輸 入端；
[0049] 所述第四與非門的輸出端連接第五與非門的第一輸入端，所述第三與非門的輸出 端連接第五與非門的第二輸入端；
[0050] 第五與非門的輸出端連接第二NMOS管的柵極和第三NMOS管的柵極并通過第八反 相器連接第一NMOS管的柵極、通過第十反相器連接第四NMOS管的柵極；
[0051] 所述