專利名稱：用于最大化每一布線層的信號線數(shù)目的具有可變間距觸點陣列的集成電路模和/或組件的制作方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及集成電路和組件領(lǐng)域。尤其，本發(fā)明涉及具有漸進的可變間距的集成電路和/或格柵陣列組件。
相關(guān)技術(shù)說明多年來，電子工業(yè)已經(jīng)最小化了集成電路芯片尺寸的設(shè)計。隨著集成電路變得更致密并且更小，集成電路的封裝變得更復(fù)雜。因此，越來越多的輸入和輸出(I/O)連接件可用來與單個集成電路一起使用。例如，尺寸為0.5平方英寸的集成電路很輕易就需要400或更多的連接件。
一些最新的微處理器設(shè)備被封裝在脊格柵陣列(LGA)組件或模塊中。LGA組件形式包括位于IC組件下側(cè)的用于和PCB上的引線表面接觸的平面的，通常是矩形或圓形的導(dǎo)電焊盤陣列。焊盤陣列通常是多行多列設(shè)置，形成一個表面觸點矩陣。LGA組件對于諸如微處理器這樣的設(shè)備是理想的。LGA組件使用焊盤來替代更易于受到損壞的管腳，以提供集成電路和電路板之間所需的電連接，允許電觸點的間距非常小。
用于承載具有高密度輸入/輸出焊盤的集成電路模的組件一般包括以一個距離從模子扇形散開的信號跡線。鍵合引線具有連接到模的輸入/輸出焊盤的內(nèi)引線端，同時具有連接于信號跡線的內(nèi)跡線端的外引線端，其通常作為鍵合位置。通過從模子扇形散開地離開，信號跡線的陣列可被視為“空間變換器”。離開模子最遠的信號跡線端部還由更大距離隔開，允許使用通路孔和焊接盤?？臻g變換器容納集成電路模的高密度輸入/輸出焊盤。
但是，各種條件限制了使用陣列布局在集成電路模或組件上能制造的信號跡線的數(shù)目。工業(yè)標準和其他處理問題對電觸點(例如，焊接凸點這樣的導(dǎo)電凸點)之間的間隔提出特定要求，從而限制將信號跡線電連接于焊接凸點的通路孔之間的間隔。間隔條件限制了可在通路孔之間安裝的信號跡線的數(shù)目，從而限制了可用于從模輸出信號或向模輸入信號的信號跡線數(shù)目。當前的制造技術(shù)對信號跡線提出最小間距要求以獲得滿意的產(chǎn)量并確保機械和電可靠性。對可用信號跡線的最大數(shù)目的限制限制了焊接凸點的最大數(shù)目，從而對特定的模和/或組件可提供的信號數(shù)目有一個上限。
嘗試中需要提高特定組件可提供的信號的數(shù)目來提高用于將信號運送至模子和從模子輸出信號的信號跡線的數(shù)目。當前，目前的設(shè)計規(guī)則給出設(shè)計每行具有大約50毫英寸的固定間距的組件和每行具有大約10毫英寸的固定間距的集成電路模。這導(dǎo)致每一給定布線層有大約236個信號跡線。提高每一給定布線層中的信號跡線數(shù)目的一個方法是通過在每行觸點處使用可變間距的設(shè)計。
發(fā)明概述本發(fā)明公開一種集成電路模和/或組件。在兩種情況下，組件和/或模具有帶有中央?yún)^(qū)域和外部區(qū)域的襯底。第一批電連接件在襯底的外部區(qū)域上以第一距離隔開。第二批電連接件在襯底的中央?yún)^(qū)域上以小于第一距離的第二距離隔開。
附圖的簡要說明參考附圖以舉例方式對本發(fā)明作進一步的說明。其中

圖1是具有以固定間距格柵陣列布局定位的電觸點的襯底的軌跡圖；圖2是通過使用多個跡線在兩個組件或模子之間電連接的圖；圖3是使用本發(fā)明的可變間距布局的圓形組件或模子的軌跡圖；圖4是使用本發(fā)明的可變間距布局的矩形組件或模子的軌跡圖。
詳細說明本發(fā)明公開一種具有漸進的可變間距以使得最大數(shù)目個信號線通過格柵布局布線的格柵陣列布局。在下面的說明中，提出很多特定的細節(jié)，如特定材料、處理參數(shù)、尺寸等，為的是提供對本發(fā)明的全面理解。但是，顯然熟悉本領(lǐng)域的技術(shù)人員知道未必需要這些特定細節(jié)來實施本發(fā)明。在其他情況下，為了避免對本發(fā)明造成不必要的誤解，沒有具體描述公知的材料或方法。
電子設(shè)備通常具有帶有很多個電觸點的襯底，從每個觸點上延伸出信號跡線，以提供例如IC模和IC組件之間的組件之間、IC組件和印刷電路板(PCB)之間、PCB之間等的電連接的路徑。本發(fā)明公開一種改進的電觸點的布局，允許密度提高，卻不會帶來結(jié)構(gòu)復(fù)雜性的提高或成本的提高。盡管本發(fā)明可應(yīng)用于很多應(yīng)用中，為了圖示的目的，這些應(yīng)用包括了IC模與組件之間、組件和PCB之間、多個PCB之間等的電互連，下面的討論將參考IC組件的襯底上的電觸點。
傳統(tǒng)的倒裝晶片組件(即具有控制破壞片連接的組件(C4))無論是球格柵陣列(ball grid array)(BGA)還是脊格柵陣列(land gridarray)(LGA)組件，都制造成具有固定間距的格柵陣列。圖1是表示具有以固定間距格柵陣列布局定位的電觸點12的襯底10的軌跡。各個觸點12之間的距離X(即間距)對于每行的觸點12是相同的。類似地，每個觸點12之間的距離Y對于每列的觸點12是相同的。觸點12通常定位成使得X和Y為相同或近似相同的距離。標準布局以50毫英寸的恒定間距(X)定位觸點12。
圖2是具有觸點22的第一組件20與具有觸點26的第二組件24通過使用多個跡線28(也稱為軌道或布線通道)的電連接圖。從圖2看到，外側(cè)或外部的觸點，如觸點22d和26d的連接通過使用跡線28d被簡化實現(xiàn)。但是，更多內(nèi)部或中央觸點，如22a和26a的電連接更困難。對于觸點22a和22d，仍通過跡線28c進行電連接。但是，沿著組件20和24的外部區(qū)域的觸點之間的空間(或間距)擠滿很多跡線，該跡線必須從位于中央?yún)^(qū)域的觸點向組件20和24的外部區(qū)域開出一條路徑。這樣，給定設(shè)計所需要的跡線的數(shù)目確定在襯底上的外部區(qū)域的觸點的間隔。由于組件原來以恒定間距格柵陣列構(gòu)成，組件及其連接的密度受到設(shè)置成在組件的觸點之間延伸的跡線的數(shù)目的限制。
本發(fā)明提供一種新穎的格柵陣列，其中格柵陣列具有漸進的可變間距布局。換言之，沿著格柵陣列的外部區(qū)域的電觸點分開地比格柵陣列中央?yún)^(qū)域的觸點更遠。觸點之間的間隔的這個改變允許在外部觸點之間有用于更多跡線(或布線通道)的空間。
圖3是使用本發(fā)明的漸進間距布局的圓形組件的軌跡圖。觸點32以圓形或星芒方式位于襯底30上，以最有效地利用襯底30的軌跡。本發(fā)明的環(huán)形布局將襯底的中央?yún)^(qū)域的觸點32定位成比襯底30的外部區(qū)域的觸點32彼此更靠近。換言之，當觸點32的陣列橫過中央的大部分觸點而到達襯底40的外邊緣時，觸點32之間的間隔增大。以這種方式，存在用于很多跡線34沿著襯底30的外部區(qū)域通過觸點32之間的空間。
圖3中，注意到觸點32的相對尺寸在襯底30的中央和外部區(qū)域中近似相等。盡管觸點32之間的準確間隔基于給定的設(shè)計中的觸點32和布線通道34的需要數(shù)目來設(shè)計確定，圖3給出一種示例性間隔，是使用本發(fā)明的漸進間距布局的圓形格柵陣列組件的一個實施例。在這個實施例中，在內(nèi)部觸點32b之間沒有布線通道34通過，而在外部觸點32a之間的間隔允許6個布線通道通過外部觸點32a之間。
沿著組件30的外部區(qū)域的觸點32c已經(jīng)被移開來進行處理。為了處理而移開的觸點32c的數(shù)目以及它們在格柵陣列內(nèi)的給定位置完全由設(shè)計決定。還注意到沿著格柵陣列可將電源和/或接地環(huán)36設(shè)置在任何位置，但是通常其放置地靠近襯底30的中央?yún)^(qū)域，如所示的那樣。
圖4是使用本發(fā)明的漸進可變間距布局的矩形組件的軌跡圖。觸點42以設(shè)置成最有效地利用襯底40的軌跡的方式定位在襯底40上。本發(fā)明的格柵陣列的漸進布局將襯底40的中央?yún)^(qū)域的觸點42定位成比襯底40的外部區(qū)域的觸點42彼此更靠近。換言之，當觸點42的陣列橫過中央的大部分位置而到達襯底40的外邊緣時，觸點42之間的間隔增大。以這種方式，存在用于很多跡線44沿著襯底40的外部區(qū)域通過觸點42之間的空間。
圖4中，注意到觸點42的相對尺寸在襯底40的中央和外部區(qū)域中近似相等。盡管觸點42之間的準確間隔基于給定的設(shè)計中的觸點42和布線通道44的需要數(shù)目來設(shè)計確定，圖4給出一種示例性閥隔，是使用本發(fā)明的漸進間距布局的矩形格柵陣列組件的一個實施例。在這個實施例中，在內(nèi)部觸點42b之間沒有布線通道44通過，而在外部觸點42a之間的間隔允許6個布線通道通過外部觸點42a之間。
觸點42c已經(jīng)被移開來進行處理。為了處理而移開的觸點42c的數(shù)目以及它們在格柵陣列內(nèi)的給定位置完全由設(shè)計決定。還注意到沿著格柵陣列可將電源和接地環(huán)46設(shè)置在任何位置，但是通常其放置地靠近襯底40的中央?yún)^(qū)域，如所示的那樣。
表1
*從圓形設(shè)計中取出4個觸點來進行處理**從方形設(shè)計中取出16個觸點來進行處理。
表1(上面)表示出可變脊間距LGA設(shè)計的輸入/輸出連接件(即跡線、線、布線通道)的數(shù)目的增加。第一列表示在兩個觸點之間可通過的信號線或跡線的最大數(shù)目。第二列列出沿著襯底的外部區(qū)域(即第一行)的觸點的以毫英寸計的間距。第三列表示在具有以列2的給定間距隔開的外部區(qū)域觸點的圓形襯底中可能有的信號線數(shù)目。第四列表示在具有以列2的給定間距隔開的外部區(qū)域觸點的矩形襯底中可能有的信號線數(shù)目。第五列表示在傳統(tǒng)方形的50毫英寸的固定間距格柵陣列中可能有的為236根的信號線數(shù)目。例如，對于帶有以70毫英寸隔開的外部觸點的圓形可變間距布局，與傳統(tǒng)固定間距布局的236根線相比，可布線253根信號線。類似地，對于帶有以70毫英寸隔開的外部觸點的方形可變間距布局，與傳統(tǒng)固定間距布局的236根線相比，可布線312根信號線。
本發(fā)明的漸進可變間距布局提供更有效的電連接件布局。本發(fā)明提供一種提高密度但不增加設(shè)備結(jié)構(gòu)的復(fù)雜性并也不提高制造成本的方案。例如，對于固定間距的格柵陣列襯底，由于可利用空間量小，要求具有高密度跡線的導(dǎo)線建立電連接?，F(xiàn)在，由于觸點的漸進間隔，前面實現(xiàn)的同樣的結(jié)果可用更稀松的結(jié)構(gòu)來復(fù)現(xiàn)?；蛘?，使用高密度跡線和可變間距格柵陣列，設(shè)備的設(shè)計復(fù)雜性被提高。換言之，可變間距格柵陣列允許不使用附加的層卻得到更致密和密集的器件，或者通過使用具有可變間距格柵陣列的多個層而使電流效能更復(fù)雜。
本發(fā)明在將器件電耦合于一個PCB時或電耦合多個PCB時還提供一個獨特的優(yōu)點。例如，標準下端母板通常許可在脊之間有2個軌道。通過使用漸進間距布局，可以不需要多層母板，因為2個以上的軌道能在外部脊之間通過。這樣，板層的數(shù)目可降低，這還將導(dǎo)致制造成本的降低。
上述實施例通過提供每一行具有不同間距的格柵陣列而提供了優(yōu)于當前使用在集成電路模、組件和印刷電路板上的固定的格柵陣列的優(yōu)點。以這種方式，由于在襯底的外部區(qū)域上更大的間距導(dǎo)致的觸點數(shù)目(例如焊接凸點)的減少可由具有位于襯底內(nèi)部區(qū)域的更小間距的觸點數(shù)目的增加來補償。漸進可變間距格柵陣列布局許可給定的設(shè)計將可用于給定的層的信號線(或布線通道)的數(shù)目最大化。通過增加每一層的信號線的數(shù)目，可不附帶條件并且不增加信號層的成本地來提高器件的性能。
權(quán)利要求
1.一種半導(dǎo)體組件，包括具有一個表面的襯底，所述表面具有中央?yún)^(qū)域和外部區(qū)域；在所述外部區(qū)域上以第一間距隔開的第一批電連接件；以及在所述中央?yún)^(qū)域上以第二距離隔開的第二批電連接件，其中所述第二距離小于所述第一距離。
2.根據(jù)權(quán)利要求1所述的組件，其中所述第一和第二批電連接件從下面一組中選出輸入/輸出連接件、電源連接件和接地連接件。
3.根據(jù)權(quán)利要求1所述的組件，其中所述第一和第二批電連接件包括導(dǎo)電凸點陣列。
4.根據(jù)權(quán)利要求1所述的組件，其中所述第一和第二批電連接件包括導(dǎo)電脊。
5.根據(jù)權(quán)利要求1所述的組件，還包括多個從所述第一和第二批電連接件延伸的布線通道，其中所述第二批電連接件具有比所述第一批電連接件更多的從其延伸的布線通道。
6.根據(jù)權(quán)利要求5所述的組件，其中所述第一批電連接件被隔開，以允許至少4個布線通道通過所述第一批電連接件之間，并且所述第二批電連接件在所述第二批電連接件之間沒有布線通道。
7.根據(jù)權(quán)利要求1所述的組件，其中所述第一和第二批電連接件以漸進的間距布局定位在所述表面上。
8.一種集成電路，包括具有一個表面的集成電路模，所述表面具有中央?yún)^(qū)域和外部區(qū)域；在所述外部區(qū)域上以第一距離隔開的第一批引線；以及在所述中央?yún)^(qū)域上以第二距離隔開的第二批引線，其中所述第二距離小于所述第一距離。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述第一和第二批電連接件從下面一組中選出輸入/輸出連接件、電源連接件和接地連接件。
10.根據(jù)權(quán)利要求8所述的集成電路，其中所述第一和第二批電連接件包括導(dǎo)電凸點陣列。
11.根據(jù)權(quán)利要求8所述的集成電路，其中所述第一和第二批電連接件包括導(dǎo)電脊。
12.根據(jù)權(quán)利要求8所述的集成電路，還包括多個從所述第一和第二批電連接件延伸的布線通道，其中所述第二批電連接件具有比所述第一批電連接件更多的從其延伸的布線通道。
13.根據(jù)權(quán)利要求12所述的集成電路，其中所述第一批電連接件被隔開，以允許至少4個布線通道通過所述第一批電連接件之間，并且所述第二批電連接件在所述第二批電連接件之間沒有布線通道。
14.根據(jù)權(quán)利要求8所述的集成電路，其中所述第一和第二批電連接件以漸進的間距布局定位在所述表面上。
15.一種印刷電路板，包括具有一個表面的襯底，所述表面具有中央?yún)^(qū)域和外部區(qū)域；在所述外部區(qū)域上以第一間距隔開的第一批電連接件；以及在所述中央?yún)^(qū)域上以第二距離隔開的第二批電連接件，其中所述第二距離小于所述第一距離。
16.根據(jù)權(quán)利要求15所述的印刷電路板，其中所述第一和第二批電連接件從下面一組中選出輸入/輸出連接件、電源連接件和接地連接件。
17.根據(jù)權(quán)利要求15所述的印刷電路板，其中所述第一和第二批電連接件包括導(dǎo)電凸點陣列。
18.根據(jù)權(quán)利要求15所述的印刷電路板，其中所述第一和第二批電連接件包括導(dǎo)電脊。
19.根據(jù)權(quán)利要求15所述的印刷電路板，其中所述第一和第二批電連接件包括連接器管腳。
20.根據(jù)權(quán)利要求15所述的印刷電路板，還包括多個從所述第一和第二批電連接件延伸的布線通道，其中所述第二批電連接件具有比所述第一批電連接件更多的從其延伸的布線通道。
21.根據(jù)權(quán)利要求20所述的印刷電路板，其中所述第一批電連接件被隔開，以允許至少4個布線通道通過所述第一批電連接件之間，并且所述第二批電連接件在所述第二批電連接件之間沒有布線通道。
22.根據(jù)權(quán)利要求15所述的印刷電路板，其中所述第一和第二批電連接件以漸進的間距布局定位在所述表面上。
23.一種設(shè)備，包括具有一個表面的襯底，所述表面具有中央?yún)^(qū)域和外部區(qū)域；在所述外部區(qū)域上以第一間距隔開的第一批電連接件；以及在所述中央?yún)^(qū)域上以第二距離隔開的第二批電連接件，其中所述第二距離小于所述第一距離。
24.根據(jù)權(quán)利要求23所述的設(shè)備，其中所述第一和第二批電連接件從下面一組中選出輸入/輸出連接件、電源連接件和接地連接件。
25.根據(jù)權(quán)利要求23所述的設(shè)備，還包括多個從所述第一和第二批電連接件延伸的布線通道，其中所述第二批電連接件具有比所述第一批電連接件更多的從其延伸的布線通道。
26.根據(jù)權(quán)利要求25所述的設(shè)備，其中所述第一批電連接件被隔開，以允許至少4個布線通道通過所述第一批電連接件之間，并且所述第二批電連接件在所述第二批電連接件之間沒有布線通道。
27.根據(jù)權(quán)利要求23所述的集成電路，其中所述第一和第二批電連接件以漸進的間距布局定位在所述表面上。
全文摘要
一種集成電路模(die)和/或組件。描述一種具有襯底的設(shè)備,該襯底帶有中央?yún)^(qū)域和外部區(qū)域。第一批電連接件在襯底的外部區(qū)域上以第一距離被隔開。第二批電連接件在襯底的中央?yún)^(qū)域上以小于第一距離的第二距離被隔開。
文檔編號H05K1/11GK1359538SQ00809785
公開日2002年7月17日 申請日期2000年5月26日 優(yōu)先權(quán)日1999年6月29日
發(fā)明者W·M·肖, B·K·巴塔查里亞 申請人:英特爾公司