專利名稱：埋圖案基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種埋圖案基板(buried pattern substrate)及其制
造方法。
背景技術(shù)：
隨著電子工業(yè)的發(fā)展，需要高性能和功能、高密度和小型化的 電子元件，并且用于表面安裝諸如SIP (系統(tǒng)級封裝)、3D封裝等 的電子元件的高密度基板正在日益增加。同樣，為了應(yīng)對更高密度 和更薄基板的趨勢，需要在電路圖案層之間的高密度連接。
對于多層電路圖案基板中的電互連來說，在鍍、通過印刷金屬 膏來將導(dǎo)電材料填充到過孔中、以及通過圓錐形膏等互連的所謂的 B2it (埋置凸點互連技術(shù))時使用這樣的技術(shù)。
鍍是用于處理諸如穿透多層電路圖案基板的電路圖案層的 PTH (鍍通孔)和BVH (盲過孔)的過孔、然后在過孔的內(nèi)部鍍銅 或在過孔中填充銅鍍層以實現(xiàn)互連的一種方法。
在通過4吏用激光處理過孔之后填充金屬膏的過禾呈中，通過在過
孔中填充銅(Cu)膏等來實現(xiàn)互連。這項技術(shù)使得層間電信號能夠 通過排列已實現(xiàn)互連的多個內(nèi)層、并通過加熱和集中地一起壓而接 合至該內(nèi)層來連接。
"B2it，，是通過在銅板上以圓錐形狀印刷和石更化專用導(dǎo)電青形 成膏凸點(paste stud)、然后^f吏其穿透絕^彖層、并經(jīng)過加熱和壓來 實J見互連的一種方法。
然而，上述傳統(tǒng)技術(shù)在高密度互連方面存在限制，并不能用作 完整的生產(chǎn)技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的多個方面提供了一種埋圖案基板及其制造方法，其能 夠提高電路設(shè)計的自由度，并通過增加在多層印刷電路板中的電路 圖案層之間的互連密度來實現(xiàn)更高密度和更薄電路。
本發(fā)明的一個方面提供了一種制造在表面上形成有電路圖案 (其中，電路圖案通過釘頭凸點(studbump)電連接)的埋圖案基 板的方法。該方法包4舌(a)通過在栽體膜(carrier film)的晶種 層(seed layer)上選擇性地沉積鍍層來形成電路圖案和釘頭凸點， 其中，晶種層層壓在載體膜表面上；(b)將載體膜層壓并壓到絕緣 層上，以使電路圖案和釘頭凸點面向絕緣層；以及(c)去除栽體 膜和晶種層。
可以通過以下步驟來形成電路圖案(al)在晶種層上層壓第 一光刻月交，并選擇性地去除對應(yīng)于電路圖案的部分第一光刻月交；以 及(a2 )將鍍層沉積到晶種層上。
可以通過將鍍層沉積至部分電路圖案或通過以下步驟來形成
釘頭凸點(a3)層壓第二光刻膠以覆蓋電路圖案和第一光刻膠， 并逸摔性地去除對應(yīng)于將要形成釘頭凸點的位置的部分笫二光刻 膠；以及(a4)通過加電將鍍層沉積到晶種層上。
該方法在操作(a4)和操作(b)之間還可以包括去除第一 光刻膠和第二光刻膠。操作(a4)可以包括通過向晶種層加電來 在釘頭凸點的端部中進一步電鍍金屬層，其中，該金屬層的材料與 晶種層的材料不同。
釘頭凸點可以通過從晶種層突出鍍層來形成，該鍍層的材料與 晶種層的材料相同，其中，在釘頭凸點的端部中沉積金屬層，該金 屬層的材料與晶種層的材料不同。
鍍層可以包括銅(Cu )，以及金屬層可以包括錫(Sn )和鎳(Ni) 中的一種或多種。
操作(a)可以包括(d)在兩個栽體膜中分別形成釘頭凸點， 以及操作(b)可以包括(e)將兩個栽體膜層壓并壓到絕緣層的 兩個表面上，以佳:4丁頭凸點相互面對，并僅 t丁頭凸點相互電連接。 操作(d)可以包括在兩個載體膜中分別形成電路圖案。
本發(fā)明的另一個方面提供了一種埋圖案基板，其包括絕緣層； 電路圖案，埋置在絕緣層中，以使部分電路圖案暴露在絕緣層的表 面處；以及4丁頭凸點，埋置在絕^彖層中，以4吏一個端部暴露在絕纟彖 層的一個表面處，以及使另一個端部暴露在絕緣層的另一個表面處。
電路圖案可以埋置在絕^彖層的兩個表面中的每一個表面內(nèi)。
可以通過連接第一4丁頭凸點和第二4丁頭凸點來形成4丁頭凸點， 其中，第一釘頭凸點可以埋置在絕緣層中，以使一個端部暴露在絕 緣層的一個表面處，以及第二釘頭凸點可以埋置在絕緣層中，以使 一個端部暴露在絕緣層的另 一個表面處。
第 一釘頭凸點和第二釘頭凸點的位置可以相對于絕緣層對稱。
第一4丁頭凸點可以包括主體、暴露在絕纟彖層的一個表面處的 一個端部、以及面向第二4丁頭凸點的另一個端部，其中，第一4丁頭 凸點的另 一個端部可以包括金屬，該金屬的材料與第 一釘頭凸點的 主體的材料不同。
第一4丁頭凸點的主體可以包4舌銅(Cu)，以及第一4丁頭凸點的 另一個端部可以包括錫(Sn)和鎳(Ni)中的一種或多種。
本發(fā)明的其他方面和優(yōu)點將從下面包括附圖和權(quán)利要求的描 述中變得明顯和更容易理解，或可以通過本發(fā)明的實施來了解。


圖1是示出根據(jù)本發(fā)明的埋圖案基板的制造方法的實施例的流
程圖2是示出根據(jù)本發(fā)明的埋圖案基板的制造過程的實施例的流 程圖3是示出根據(jù)本發(fā)明的埋圖案基板的第 一公開實施例的截面
圖4是示出根據(jù)本發(fā)明的埋圖案基板的第二公開實施例的截面
圖；以及
圖5是示出根據(jù)本發(fā)明的埋圖案基板的第三公開實施例的截面圖。
異體實施方式
下面將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的埋圖案基板及其 制造方法的實施例。在參照附圖的描述中，無論圖號，那些標(biāo)以相 同參考標(biāo)號的部件是相同或相應(yīng)的部件，并且省略了對其贅述。
圖1是示出4艮據(jù)本發(fā)明的埋圖案基板的制造方法的實施例的流 程圖，以及圖2是示出根據(jù)本發(fā)明的埋圖案基板的制造過程的實施 例的流:程圖。參照圖2，示出了載體膜IO、晶種層12、光刻膠J4、 18、電路圖案16、 4丁頭凸點20、金屬層22、以及絕緣層30。
圖2示出了根據(jù)本實施例的埋圖案基板的制造過程，并在左側(cè) 示出了在每個步驟中基板的截面圖，以及在右側(cè)示出了在每個步驟 中基壽反的平面圖。
本實施例的特征在于，在形成埋圖案的過程中，通過進一步形 成以凸起形狀突出的釘頭凸點20作為電路圖案16的一部分，以及 使用此來實現(xiàn)高密度電互連，從而提高了電路設(shè)計的自由度并實現(xiàn) 了更高密度和更薄的電路。
在根據(jù)將電路圖案16埋置在表面中的本實施例的所謂"埋圖 案基板，，中，為了制造通過釘頭凸點20實現(xiàn)電路圖案16的電互連 的印刷電路板，首先，通過無電鍍等將晶種層12層壓到載體膜10 的表面上，然后通過選擇性地電鍍晶種層12來形成突出于晶種層 12的凸出的電路圖案16。在該步驟中，還形成了比電路圖案16更 加突出的釘頭凸點20 (其作為電路圖案16的一部分或與電路圖案 16分離)作為用于電互連的通路(100)。
在形成電路圖案16的過程中，在將光刻月交14層壓到已經(jīng)層壓 在載體膜10的表面上的晶種層12上，并通過選擇性地曝光和顯影 來僅去除了將要形成電路圖案16的部分(102)(如圖2 (a))之后， 通過向晶種層12加電來添加電鍍層(104)(如圖2 (b))。以此方 式，在晶種層12上形成了凸出的電路圖案16。
在只形成埋圖案的情況中，在形成電路圖案16之后剝離光刻 膠14,但在本實施例中，通過向電路圖案16的多個部分添加鍍層 來形成釘頭凸點20。在形成電路圖案16的過程中，在將鍍層添加 至將要形成釘頭凸點20的部分后，再次對將要形成釘頭凸點20的 部分進行電鍍。
即，在通過向選擇性地去除了光刻膠14的部分添加鍍層形成 電路圖案16之后，再次層壓光刻"交18并通過曝光和顯影來〗又從將 要形成釘頭凸點20的部分中將其去除(106)(如圖2(c)),然后， 通過向晶種層12加電來添加電鍍層(108)(如圖2 (d))。以此方 式，形成了比電路圖案16更突出的4丁頭凸點20。
在通過無電鏡銅(electroless copper plating )將銅晶種層12添 加至載體膜10的情況下，通過電鍍銅(electro copper plating)來形 成電路圖案16和釘頭凸點20，以使所有的晶種層12、電路圖案16 和4丁頭凸點20都包含銅(Cu)。
在此情況中，通過在剝離為形成4丁頭凸點20而層壓的光刻月交 18之前向晶種層12加電(如圖2( c ))，可以進一步地將諸如錫(Sn )、 鎳(Ni)等的不同類型的金屬層22鍍到釘頭凸點20的端部上。如 下所述，具有不同類型金屬的4丁頭凸點20的端部的這種鍍層降4氐 了在將多個釘頭凸點20相互連接的過程中的連接溫度，以使更容 易進行連接。
在形成電路圖案16和4丁頭凸點20并以不同類型的金屬電鍍4丁 頭凸點20的端部之后，剝離并去除用于進行選擇性電鍍而層壓的 光刻月交14、 18 ( 110)(長o圖2 (f))。
接下來，將突出有電路圖案16和釘頭凸點20的載體膜10層 壓到絕緣層30上的晶種層12上(120 )。即，將栽體膜10壓到絕 緣層30上，以使電路圖案16和釘頭凸點20面向絕緣層30，從而 將電路圖案16和釘頭凸點20埋置在絕緣層30中。
為了使用釘頭凸點20實現(xiàn)電路之間的電互連，層壓兩個栽體 膜10 ，其中多個釘頭凸點20分別形成在絕緣層30的兩個表面上(如 圖2 (g))，并壓(如圖2 (h)),以使釘頭凸點20能夠相互連接。 在此過程中，匸波此相對地來定位形成在兩個栽體膜10上的4丁頭凸 點20。
如上所述，由于鍍到^t丁頭凸點20的端部上的不同類型的金屬 層22，因而可以通過在將釘頭凸點20相互連接的過程中降低連接 溫度來輕易地進4亍連接。
在將電路圖案16和釘頭凸點20埋到絕緣層30中、并通過使 多個釘頭凸點20相互連接進行電連接之后，剝離載體膜10 (如圖 2(i))，并通過蝕刻等來去除晶種層12 (如圖2 (j)) ( 130)。以此 方式，就完成了通過埋圖案和釘頭凸點20實現(xiàn)互連的埋圖案基板 的制造。
圖3是示出沖艮據(jù)本發(fā)明的埋圖案基板的第一實施例的截面圖， 圖4是示出才艮據(jù)本發(fā)明的埋圖案基寺反的第二實施例的截面圖，以及 圖5是示出根據(jù)本發(fā)明的埋圖案基板的第三實施例的截面圖。參照 圖3至圖5，示出了電路圖案16、釘頭凸點20、金屬層22、以及 絕緣層30。
傳統(tǒng)的互連方法在高密度互連方面存在限制，以至于^艮難i殳計 出高密度電路，而根據(jù)上述埋圖案基板的制造方法，在形成有埋電
路圖案16的基板中使用釘頭凸點20進行的互連使能夠制造出更高 密度和更薄的電路。
圖3示出了通過上述埋圖案基板的制造方法制造的埋圖案基板 的結(jié)構(gòu)。即，4艮據(jù)本實施例的埋圖案基板包括埋圖案，埋置在絕 緣層30中并具有暴露在絕緣層30的表面處的表面；以及釘頭凸點 20，穿透絕緣層30, 4丁頭凸點具有暴露在絕纟彖層30的兩個表面處 的表面，且在電路層之間起到電通路的作用。
如上所述，在埋圖案基板的制造過程中，由于突出形成在栽體 膜10上的電路圖案16#1壓到絕緣層30的兩個表面上，所以電路 圖案16被分別埋置在絕緣層30的兩個表面中。在栽體膜10中， 不4旦突出形成了電路圖案16而且還突出形成了4丁頭凸點20，以可 以通過埋置在絕鄉(xiāng)彖層30的兩個表面中且相互連4妄的兩個4丁頭凸點 20來在電路層之間形成電通路。即，連接埋置在兩個表面中相對于 絕緣層30彼此對稱的位置中的兩個釘頭凸點20。
然而，不必3口圖3所示壓和層壓在絕桑彖層30的兩個表面中形 成有電路圖案16和4丁頭凸點20的栽體膜10，而是可以通過如圖5 所示的將栽體膜10〗叉壓到絕纟彖層30的一側(cè)上來實現(xiàn)埋圖案和互 連。在此情況中，為了佳j丁頭凸點20充當(dāng)互連的通路，優(yōu)選地， 釘頭凸點20的突出高度與絕緣層30的厚度一致。
本實施例的釘頭凸點2 0充當(dāng)在電路層之間實現(xiàn)電連接的通路， 因此通過將其單獨添加到形成電路圖案的傳統(tǒng)工藝中，就可以用于 實現(xiàn)電路層之間的電互連。即，圖4的實施例示出了在載體膜10 上僅形成釘頭凸點20、然后將釘頭凸點20埋置在絕緣層30中以實
J見互連的實例。在it匕情況下，為了偵 t丁頭凸點20能夠充當(dāng)互連的 通路，優(yōu)選地，釘頭凸點20的突出高度與絕緣層30的厚度一致。
通過將晶種層12層壓到載體膜10上并選擇性地鍍一部分來形 成本實施例的釘頭凸點20，因而通過在形成電路圖案16的處理之 后剝離光刻膠14之前，進行進一步的電鍍就可以輕易形成釘頭凸 點20,而不需要附加處理。即，通過在形成埋圖案的過程中添加形 成本實施例的4丁頭凸點20的處理，可以在電路層之間輕易實現(xiàn)電 互連。
如上所述，通過在4丁頭凸點20的端部上鍍不同類型的金屬層 22,降低了使釘頭凸點20相互連接的過程的連接溫度，并且使連 接變得容易，所以當(dāng)將4丁頭凸點20 (—個端部在絕^彖層30表面處 以及另一個端部連4妄至另一個4丁頭凸點20)集合成主體時，在4丁頭 凸點20的另一個端部處、在主體以及不同類型的金屬層22上可以 執(zhí)行進一步鍍。
在通過電鍍銅形成電路圖案16和釘頭凸點20的情況下，優(yōu)選 地，在釘頭凸點20的端部中用錫(Sn)、鎳(Ni)等來進行鍍。
根據(jù)如上所構(gòu)成的本發(fā)明，使用銅(Cu)釘頭凸點實現(xiàn)了電路 互連，以無需用于互連的鉆孔工藝、提高了電路設(shè)計的自由度、過 孔連4妻盤(via land)變得不必要、以及過孔尺寸小，從而偵:得電路 中的密度更高。
同樣，通過在絕緣層中進行埋置形成電路圖案，可以使基板的 厚度變薄，電路圖案和絕緣層樹脂之間的接觸區(qū)域變大，并且連接 強度良好、從而提高了離子移動的可靠性。
同樣，在接合釘頭凸點的過程中，用諸如錫(Sn)和鎳(Ni) 的不同類型的金屬來鍍釘頭凸點的端部，并且可以降低釘頭凸點的 連接過程中的連接溫度，從而4吏得連4妄更加容易。
盡管以上描述已指出了將本發(fā)明應(yīng)用于各種實施例的新穎特 征，但本領(lǐng)域技術(shù)人員應(yīng)理解，在不背離本發(fā)明的范圍的情況下， 可以對所示器件或步驟的形式和細(xì)節(jié)做各種省略、替換和改變。因 此，1又通過所附4又利要求而不通過以上描述來限定本發(fā)明的范圍。 在權(quán)利要求的等同物的意義和范圍中的所有變化都包括在權(quán)利要 求的范圍內(nèi)。
權(quán)利要求
1.一種制造在表面上形成有電路圖案的埋圖案基板的方法，其中，所述電路圖案通過釘頭凸點電連接，所述方法包括以下步驟(a)通過在載體膜的晶種層上選擇性地沉積鍍層來形成所述電路圖案和所述釘頭凸點，所述晶種層層壓在所述載體膜的表面上；(b)將所述載體膜層壓并壓到絕緣層上，以使所述電路圖案和所述釘頭凸點面向所述絕緣層；以及(c)去除所述載體膜和所述晶種層。
2. 才艮據(jù)4又利要求1所述的方法，其中，通過以下步驟形成所述電 路圖案(al )在所述晶種層上層壓第一光刻膠并選擇性地去除對 應(yīng)于所述電路圖案的部分所述第一光刻膠；以及(a2)在所述晶種層上沉積鍍層。
3. 根據(jù)權(quán)利要求2所述的方法，其中，通過將鍍層沉積到部分所 述電路圖案來形成所述釘頭凸點。
4. 根據(jù)權(quán)利要求3所述的方法，其中，通過以下操作形成所述釘 頭凸點(a3)層壓第二光刻膠，以覆蓋所述電路圖案和所述第一 光刻膠，并選擇性地去除對應(yīng)于將要形成所述釘頭凸點的位置 的部分所述第二光刻膠；以及(a4)通過加電將鍍層沉積到所述晶種層上。
5. 根據(jù)權(quán)利要求4所述的方法，在所述操作(a4 )和所述操作(b ) 之間進一步包括去除所述第一光刻膠和所述第二光刻膠。
6. 才艮據(jù)沖又利要求4所述的方法，其中，所述操作(a4)包4舌通 過向所述晶種層加電，在所述釘頭凸點的端部中進一步電鍍金 屬層，其中，所述金屬層的材料與所述晶種層的材料不同。
7. 根據(jù)權(quán)利要求1所述的方法，其中，通過從所述晶種層突出鍍 層來形成所述釘頭凸點，所述鍍層的材料與所述晶種層的材料 相同，以及其中，在所述釘頭凸點的端部中沉積金屬層，所述 金屬層的材料與所述晶種層的材料不同。
8. 根據(jù)權(quán)利要求6或7所述的方法，其中，所述鍍層包括銅(Cu ), 以及所述金屬層包括錫(Sn)和鎳(Ni)中的一種或多種。
9. 根據(jù)權(quán)利要求1所述的方法，其中，所述操作(a)包括(d) 在兩個所述栽體膜中分別形成所述^T頭凸點， 以及所述操作(b)包括(e) 將所述兩個載體膜層壓并壓到所述絕緣層的兩個表 面上，以使所述釘頭凸點相互面對，并使所述釘頭凸點相互電 連接。
10. 根據(jù)權(quán)利要求9所述的方法，其中，所述操作(d)包括在 所述兩個載體膜中分別形成所述電路圖案。
11. 一種埋圖案基板，包括絕緣層；電路圖案，埋置在所述絕緣層中，以使其一部分暴露在 所述絕緣層的表面處；以及 4丁頭凸點，埋置在所述絕纟彖層中，以4吏一個端部暴露在 所述絕纟彖層的一個表面處，以及4吏另一個端部暴露在所述絕緣 層的另一個表面處。
12. 根據(jù)權(quán)利要求11所述的埋圖案基板，其中，所述電路圖案埋 置在所述絕緣層的兩個表面中的每一個表面內(nèi)。
13. 根據(jù)權(quán)利要求11所述的埋圖案基板，其中，通過連接第一釘 頭凸點和第二釘頭凸點形成所述釘頭凸點，所述第一釘頭凸點 埋置在所述絕緣層中，以使一個端部暴露在所述絕緣層的一個 表面處，以及所述第二4丁頭凸點埋置在所述絕纟彖層中，以〗吏一 個端部暴露在所述絕緣層的另 一個表面處。
14. 根據(jù)權(quán)利要求13所述的埋圖案基板，其中，所述第一釘頭凸 點和所述第二釘頭凸點的位置相對于所述絕緣層對稱。
15. 根據(jù)權(quán)利要求13所述的埋圖案基板，其中，所述第一釘頭凸 點包4舌主體、暴露在所述絕纟彖層的一個表面處的一個端部、以 及面向所述第二釘頭凸點的另一個端部，其中，所述第一釘頭 凸點的所述另 一個端部包括金屬，所述金屬的材料與所述第一 4丁頭凸點的所述主體的材并+不同。
16. 根據(jù)權(quán)利要求15所述的埋圖案基板，其中，所述第一釘頭凸 點的所述主體包4舌銅(Cu)，以及所述第一4丁頭凸點的所述另 一個端部包4舌錫(Sn)和鎳(Ni)中的一種或多種。
全文摘要
本發(fā)明披露了一種埋圖案基板及其制造方法。一種制造在表面上形成有電路圖案的埋圖案基板的方法，其中，電路圖案通過釘頭凸點電連接，該方法包括(a)通過在載體膜的晶種層上選擇性地沉積鍍層形成電路圖案和釘頭凸點，其中，晶種層層壓在載體膜的表面上；(b)將載體膜層壓并壓到絕緣層上，以使電路圖案和釘頭凸點面向絕緣層；以及(c)去除載體膜和晶種層，以使用銅(Cu)釘頭凸點實現(xiàn)電路互連，以便無需用于互連的鉆孔工藝、提高了電路設(shè)計中的自由度、通孔連接盤變得不必要、以及通孔尺寸小，從而使得電路中的密度更高。
文檔編號H05K1/11GK101102649SQ20071008674
公開日2008年1月9日 申請日期2007年3月13日 優(yōu)先權(quán)日2006年7月6日
發(fā)明者岡部修一, 姜明杉, 樸正現(xiàn), 鄭會枸, 金智恩 申請人:三星電機株式會社