專利名稱：系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子技術(shù)領(lǐng)域的電容結(jié)構(gòu)，特別是一種系統(tǒng)級封裝信號完整性改 進(jìn)的電容裝載結(jié)構(gòu)。
背景技術(shù)：
系統(tǒng)級封裝是現(xiàn)代電子系統(tǒng)的一項(xiàng)重要集成技術(shù)，其中信號速率為幾個(gè)(ibps的 高速串行鏈路如chip-to-chip和背板鏈路等的性能嚴(yán)重受到傳輸媒質(zhì)帶來的信號衰減以 及各個(gè)節(jié)點(diǎn)的阻抗突變的影響。節(jié)點(diǎn)的阻抗突變會引起傳輸信號的反射，振蕩和畸變等，使 信號完整性急劇惡化。裝載在PCB上的隔直多層陶瓷電容(Multilayer ceramic capacitor MLCC)就是一個(gè)典型的阻抗突變點(diǎn)。根據(jù)多層陶瓷電容的精確等效電路模型進(jìn)行設(shè)計(jì)并設(shè) 法消除阻抗突變對信號傳輸?shù)挠绊懯歉咚俅墟溌吩O(shè)計(jì)的一個(gè)關(guān)鍵。一般常用的多層陶瓷電容建模和設(shè)計(jì)方法是通過專用的測試夾具對MLCC進(jìn)行測 量，然后用測量數(shù)據(jù)提取等效電路參數(shù)。但是這些實(shí)驗(yàn)?zāi)Ｐ图炔痪_也缺乏理論依據(jù)，因?yàn)?都需要借助數(shù)據(jù)擬合。L. E. Wojewoda等人提出了同時(shí)考慮多種應(yīng)用條件的MLCC模型(IEEE Trans. Adv. Packaging, vol. 32, no. l，pp. 109-115,Feb. 2009.) S. McMorrow 等人通過全波 仿真器CST對MLCC以及其裝載結(jié)構(gòu)進(jìn)行建模(Design Conference 2008)和設(shè)計(jì)，這種模 型得到的S參數(shù)可以進(jìn)一步用于高速數(shù)據(jù)鏈路分析。但是上述模型只是對MLCC進(jìn)行建模，沒有考慮MLCC裝載在PCB上的寄生電容。從 現(xiàn)有文獻(xiàn)檢索結(jié)果來看，還沒有人提出如果消除這些寄生電容。實(shí)際上裝載在高速PCB上 的MLCC的并聯(lián)寄生電容將引起阻抗突變，使系統(tǒng)的信號完整性受到損害，必須考慮其影響 并設(shè)法消除。

發(fā)明內(nèi)容
本發(fā)明的目的在于為保證系統(tǒng)級封裝中的信號完整性，提出一種系統(tǒng)級封裝信號 完整性改進(jìn)的電容裝載結(jié)構(gòu)，使其在保證線路板的高密度的同時(shí)消除MLCC電容裝載在高 速印制電路板(Print Circuit Board,PCB)引起的阻抗突變，正常地應(yīng)用于系統(tǒng)級封裝中， 確保高速信號的高質(zhì)量傳輸。本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明將裝載電容正下方參考平面掏空一部分，包括對隔直MLCC正下方的參考 平面的掏空，從而消除焊盤和MLCC底部電極與最近參考平面之間的并聯(lián)寄生電容，最終實(shí) 現(xiàn)消除MLCC裝載結(jié)構(gòu)的阻抗突變的目標(biāo)，改善系統(tǒng)的信號完整性。所述的參考平面，與MLCC最接近的參考平面的掏空寬度由最優(yōu)掏空寬度公式來 決定，掏空長度為MLCC裝載版圖的長度。所述的參考平面，而其它參考平面的掏空寬度是第一層的兩倍，掏空長度和第一 層是一樣的。所述的焊盤和MLCC底部電極與最近參考平面之間的并聯(lián)寄生電容為當(dāng)參考平面為多層板的η層時(shí)，當(dāng)2-n層參考平面的掏空寬度是第一層參考平面掏空寬度的兩倍時(shí)， 焊盤處的特性阻抗由參考平面與焊盤之間的耦合電容來決定。求出焊盤與被掏空的參考平面之間的耦合電容就可獲得焊盤的特性阻抗。由于焊 盤下方的參考平面被掏空，焊盤與參考平面之間的單位長度耦合電容減少，從而可以增加 焊盤處的特性阻抗。最終通過解析模型求解可以得到使得掏空之后的焊盤的特性阻抗為50 歐的最優(yōu)掏空寬度為
權(quán)利要求
1.一種系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征在于，將裝載電容正下方 參考平面掏空一部分，包括對隔直MLCC正下方的參考平面的掏空，消除焊盤和MLCC底部電 極與最近參考平面之間的并聯(lián)寄生電容，實(shí)現(xiàn)消除MLCC裝載結(jié)構(gòu)的阻抗突變的目標(biāo)。
2.根據(jù)權(quán)利要求1要求所述的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征 是，所述的參考平面，與MLCC最接近的參考平面的掏空寬度由最優(yōu)掏空寬度公式來決定， 掏空長度為MLCC裝載版圖的長度。
3.根據(jù)權(quán)利要求2要求所述的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征 是，所述的參考平面，而其它參考平面的掏空寬度是第一層的兩倍，掏空長度和第一層是一 樣的。
4.根據(jù)權(quán)利要求1要求所述的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征 是，所述的焊盤和MLCC底部電極與最近參考平面之間的并聯(lián)寄生電容為當(dāng)參考平面為多 層板的η層時(shí)，當(dāng)2-n層參考平面的掏空寬度是第一層參考平面掏空寬度的兩倍時(shí)，焊盤處 的特性阻抗由參考平面與焊盤之間的耦合電容來決定。
5.根據(jù)權(quán)利要求1要求所述的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征 是，求出焊盤與被掏空的參考平面之間的耦合電容就可獲得焊盤的特性阻抗，由于焊盤下 方的參考平面被掏空，焊盤與參考平面之間的單位長度耦合電容減少，從而可以增加焊盤 處的特性阻抗，最終通過解析模型求解可以得到使得掏空之后的焊盤的特性阻抗為50歐的最優(yōu)掏空寬度為
6.根據(jù)權(quán)利要求1要求的所述的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)，其特征 是，所述的多層板為PCB板，當(dāng)PCB板為四層時(shí)，第一層FR4板材，ε , = 4. 4，第二層介質(zhì)厚 度細(xì)丨1，第三、四層介質(zhì)厚度為lOmil。
全文摘要
一種電子技術(shù)領(lǐng)域的系統(tǒng)級封裝信號完整性改進(jìn)的電容裝載結(jié)構(gòu)。將裝載電容正下方參考平面掏空一部分，包括對隔直MLCC正下方的參考平面的掏空，消除焊盤和MLCC底部電極與最近參考平面之間的并聯(lián)寄生電容，實(shí)現(xiàn)消除MLCC裝載結(jié)構(gòu)的阻抗突變的目標(biāo)。焊盤和MLCC底部電極與最近參考平面之間的并聯(lián)寄生電容為當(dāng)參考平面為多層板的n層時(shí)，當(dāng)2-n層參考平面的掏空寬度是第一層參考平面掏空寬度的兩倍時(shí)，焊盤處的特性阻抗由參考平面與焊盤之間的耦合電容來決定。本發(fā)明結(jié)構(gòu)簡單，易于實(shí)現(xiàn)，能夠快速精確的確定MLCC電容裝載結(jié)構(gòu)設(shè)計(jì)參數(shù)，可以應(yīng)用于高速系統(tǒng)級封裝中的隔直電容設(shè)計(jì)。
文檔編號H05K1/18GK102065639SQ20101056883
公開日2011年5月18日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者來強(qiáng)濤, 毛軍發(fā) 申請人:上海交通大學(xué)