包含階梯銅厚圖形的pcb線路板及其制備方法
【專利摘要】本發(fā)明公開了一種包含階梯銅厚圖形的PCB線路板及其制備方法，該PCB線路板的板面上包括厚銅區(qū)域和薄銅區(qū)域，制備方法包括如下步驟：（1）整板電鍍：（2）第一次圖形轉(zhuǎn)移（3）加厚銅（4）第二次圖形轉(zhuǎn)移，即得所述包含階梯銅厚圖形的PCB線路板。本發(fā)明的制備方法先制作薄銅區(qū)域，再制作厚銅區(qū)域，能夠滿足薄銅區(qū)域?qū)鹊囊?，且銅厚的控制主要是通過鍍銅步驟進行，流程簡單，可靠性良好。
【專利說明】包含階梯銅厚圖形的PCB線路板及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及印制線路板【技術(shù)領(lǐng)域】，特別是涉及一種包含階梯銅厚圖形的PCB線路板及其制備方法。
【背景技術(shù)】
[0002]部分PCB線路板在設(shè)計時，都會有銅厚的要求，例如射頻線等，若整塊板外層圖形都只一種銅厚要求或者只有局部圖形有銅厚要求，可通過調(diào)節(jié)減薄銅、電鍍等工序的參數(shù)來控制銅厚。但是這種方法只能做到整板相同銅厚，且若是局部要求銅厚較薄(例如
0.50Z)，按照整板都按較薄的銅厚來控制制作，后工序走鍍孔工藝的話，極易在磨板時產(chǎn)生露基材的風(fēng)險，報廢率很高。而且由于整板都控制在較薄的銅厚，可靠性會降低。因此需要一種控制局部圖形銅厚較薄來保證達到要求，其他圖形正常制作保證可靠性的方法，即完成時外層圖形是具有階梯銅厚。
[0003]現(xiàn)有技術(shù)中有采用先做厚銅再做薄銅的做法，該方法在薄銅部分制備中采用先電鍍后減銅的方法，這樣在薄銅部分的制備中就經(jīng)過了兩次電鍍和1次減銅操作，銅厚的均勻性很難達到設(shè)計要求。

【發(fā)明內(nèi)容】

[0004]基于此，本發(fā)明的目的是提供一種包含階梯銅厚圖形的PCB線路板的制備方法。
[0005]具體的技術(shù)方案如下:
[0006]一種包含階梯銅厚圖形的PCB線路板的制備方法，該PCB線路板的板面上包括厚銅區(qū)域和薄銅區(qū)域，制備方法包括如下步驟:
[0007](1)整板電鍍:對PCB線路板的外層銅面進行整板電鍍，使得銅厚達到薄銅區(qū)域的銅厚要求；
[0008](2)第一次圖形轉(zhuǎn)移:通過貼干膜、蝕刻、退膜工序，在步驟(1)得到的PCB線路板上制作薄銅區(qū)域的線路；
[0009](3)加厚銅:貼干膜覆蓋薄銅區(qū)域，然后進行電鍍銅操作，使得銅厚達到厚銅區(qū)域的銅厚要求，然后進行退膜操作；
[0010](4)第二次圖形轉(zhuǎn)移:通過干膜、蝕刻、退膜工序，在步驟(3)得到的PCB線路板上制作厚銅區(qū)域的線路，即得所述包含階梯銅厚圖形的PCB線路板。
[0011]在其中一個實施例中，所述薄銅區(qū)域的銅厚為12-18 μ m。
[0012]在其中一個實施例中，所述薄銅區(qū)域與厚銅區(qū)域的銅厚差大于18 μ m(薄銅區(qū)域按要求為18 μ m,厚銅區(qū)域按要求loz (35 μ m),實際制作中由于厚銅區(qū)域的制作對薄銅區(qū)域的線路并無影響，因此可以做到更大，例如銅厚差可以達到30 μ m)。
[0013]本發(fā)明的另一目的是提供一種包含階梯銅厚圖形的PCB線路板。
[0014]具體的技術(shù)方案如下:
[0015]上述制備方法制備得到的包含階梯銅厚圖形的PCB線路板。[0016]本發(fā)明的有益效果:
[0017]本發(fā)明的制備方法先制作薄銅區(qū)域，再制作厚銅區(qū)域，能夠滿足薄銅區(qū)域?qū)鹊囊?，且銅厚的控制主要是通過鍍銅步驟進行，流程簡單，可靠性良好。
[0018]薄銅區(qū)域包含基銅和電鍍銅，通過控制電鍍銅參數(shù)來控制銅厚，可以達到更高的銅厚均勻性和銅厚精度。薄銅區(qū)域線路制作完成后用干膜保護這部分線路，直到完成全部線路圖形的制作。厚銅區(qū)域同樣經(jīng)過電鍍銅達到要求銅厚，并是用負片蝕刻的方式制作圖形，相比正片蝕刻雖然難度有所增加，但是由于正片蝕刻時需先退膜，將會除去保護薄銅區(qū)域線路的干膜，因此此處無法采用正片蝕刻。
[0019]本發(fā)明的制備方法與現(xiàn)有技術(shù)相比主要體現(xiàn)在薄銅區(qū)域的制作，薄銅部分現(xiàn)有技術(shù)中采用先電鍍后減銅的方法，比本發(fā)明的制備方法多一個減銅流程，且薄銅部分由于經(jīng)過兩次電鍍和1次減銅，比本發(fā)明制備方法僅經(jīng)過1次電鍍制作即得薄銅區(qū)域所要求的銅厚，其均勻性要差很多。
【專利附圖】

【附圖說明】
[0020]圖1為實施例步驟(1)進行整板電鍍工序后PCB線路板的剖面圖；
[0021]圖2為實施例步驟(2)進行第一次圖形轉(zhuǎn)移后PCB線路板的剖面圖；
[0022]圖3為實施例步驟(3)貼干膜后PCB線路板的剖面圖；
[0023]圖4為實施例步驟(3)電鍍銅操作后PCB線路板的剖面圖；
[0024]圖5為實施例步驟(3)退膜后PCB線路板的剖面圖；
[0025]圖6為實施例步驟(4)貼干膜后PCB線路板的剖面圖；
[0026]圖7為實施例步驟(4)蝕刻后PCB線路板的剖面圖；
[0027]圖8為實施例步驟(4)退膜后PCB線路板的剖面圖。
[0028]附圖標(biāo)記說明:
[0029]101、薄銅區(qū)域；102、干膜；103、厚銅區(qū)域。
【具體實施方式】
[0030]以下結(jié)合附圖和實施例對本發(fā)明做進一步闡述。
[0031]本實施例一種包含階梯銅厚圖形的PCB線路板的制備方法，該PCB線路板的板面上包括厚銅區(qū)域103和薄銅區(qū)域101，制備方法包括如下步驟:
[0032](1)整板電鍍(參考圖1):對PCB線路板的外層銅面進行整板電鍍，使得銅厚達到薄銅區(qū)域的銅厚要求；
[0033](2)第一次圖形轉(zhuǎn)移(參考圖2):通過貼干膜102、蝕刻、退膜工序，在步驟(1)得到的PCB線路板上制作薄銅區(qū)域的線路；
[0034](3)加厚銅(參考圖3-圖5):貼干膜覆蓋薄銅區(qū)域，然后進行電鍍銅操作，使得銅厚達到厚銅區(qū)域的銅厚要求，然后進行退膜操作；
[0035](4)第二次圖形轉(zhuǎn)移(參考圖6-圖8):通過干膜、蝕刻、退膜工序，在步驟(3)得到的PCB線路板上制作厚銅區(qū)域的線路，即得所述包含階梯銅厚圖形的PCB線路板。
[0036]所述薄銅區(qū)域的銅厚為12-18 μ m。
[0037]所述薄銅區(qū)域與厚銅區(qū)域的銅厚差為18 μ m。[0038]上述制備方法制備得到的包含階梯銅厚圖形的PCB線路板的性能測試數(shù)據(jù)如下:
[0039]采用九點法測量銅厚數(shù)據(jù)(每一面測量9個點):
[0040]本發(fā)明制備方法制備得到線路板的薄銅區(qū)域銅厚數(shù)據(jù)如表1所示:
[0041]表1薄銅區(qū)域銅厚數(shù)據(jù)(單位:μ m)
[0042]
【權(quán)利要求】
1.一種包含階梯銅厚圖形的PCB線路板的制備方法，其特征在于，該PCB線路板的板面上包括厚銅區(qū)域和薄銅區(qū)域，制備方法包括如下步驟:(1)整板電鍍:對PCB線路板的外層銅面進行整板電鍍，使得銅厚達到薄銅區(qū)域的銅厚要求；(2)第一次圖形轉(zhuǎn)移:通過貼干膜、蝕刻、退膜工序，在步驟(1)得到的PCB線路板上制作薄銅區(qū)域的線路；(3)加厚銅:貼干膜覆蓋薄銅區(qū)域，然后進行電鍍銅操作，使得銅厚達到厚銅區(qū)域的銅厚要求，然后進行退膜操作；(4)第二次圖形轉(zhuǎn)移:通過干膜、蝕刻、退膜工序，在步驟(3)得到的PCB線路板上制作厚銅區(qū)域的線路，即得所述包含階梯銅厚圖形的PCB線路板。
2.根據(jù)權(quán)利要求1所述的包含階梯銅厚圖形的PCB線路板的制備方法，其特征在于，所述薄銅區(qū)域的銅厚為12-18 μ m。
3.根據(jù)權(quán)利要求1所述的包含階梯銅厚圖形的PCB線路板的制備方法，其特征在于，所述薄銅區(qū)域與厚銅區(qū)域的銅厚差大于18 μ m。
4.權(quán)利要求1-3任一項所述制備方法制備得到的包含階梯銅厚圖形的PCB線路板。
【文檔編號】H05K3/18GK103731997SQ201310723917
【公開日】2014年4月16日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】曾志軍, 彭浪, 董浩彬 申請人:廣州興森快捷電路科技有限公司, 深圳市興森快捷電路科技股份有限公司, 宜興硅谷電子科技有限公司