一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的dmos的制作方法
【專利摘要】本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DMOS。本發(fā)明的特征在于通過在介質(zhì)層中引入兩種不同的介質(zhì)材料，在不同介質(zhì)材料的交界處，會(huì)產(chǎn)生一個(gè)電場尖峰，從而改變電場分布，提高器件的耐壓能力。采用本發(fā)明可以具有較小的導(dǎo)通電阻、較小的柵漏電容以及更高的抗漏極電壓震蕩對(duì)柵極影響的能力等優(yōu)良特性。
【專利說明】
一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DMOS
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S?！颈尘凹夹g(shù)】
[0002]功率M0S器件的發(fā)展是在M0S器件自身優(yōu)點(diǎn)的基礎(chǔ)上，努力提高耐壓和降低損耗的過程。
[0003]功率M0SFET是多子導(dǎo)電器件，具有開關(guān)速度快、輸入阻抗高、易驅(qū)動(dòng)等優(yōu)點(diǎn)。理想的M0S應(yīng)具有較低的導(dǎo)通電阻、開關(guān)損耗和較高的阻斷電壓。但是導(dǎo)通電阻和擊穿電壓、導(dǎo)通電阻和開關(guān)損耗之間存在著牽制作用，限制了功率M0S的發(fā)展。為了提高功率M0SFET的性能，國外提出了一種新型結(jié)構(gòu)，稱為W柵溝槽M0SFET。這種結(jié)構(gòu)的特點(diǎn)是溝槽底部的厚氧以一種自對(duì)準(zhǔn)(361卜&118116(1)的方式平行于?型體區(qū)(？130(17)/^-外延層結(jié)，并在溝槽拐角處沿溝槽側(cè)壁漸變?yōu)楸⊙?，形成W形的柵極多晶硅。而且，P型體區(qū)(Pbody)結(jié)深做的比溝槽的深度要稍微深一些，這樣可以在源漏電壓增加的時(shí)候有一個(gè)較低的電容。由于改變了溝槽底部氧化層的形狀，所以能在減小柵極電荷的同時(shí)不至帶來很大的通態(tài)比電阻。
[0004]雖然國內(nèi)外公司在優(yōu)化導(dǎo)通電阻和柵電荷方面取得了較大的進(jìn)展，但是近年來， 激烈的市場競爭對(duì)器件的性能要求越來越高，所以如何采用先進(jìn)的M0SFET結(jié)構(gòu)設(shè)計(jì)同時(shí)降低器件Rds(on)及Qg仍然是各個(gè)廠家努力的方向。
【發(fā)明內(nèi)容】
[0005]本發(fā)明所要解決的，就是針對(duì)上述問題，提出一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S。
[0006]本發(fā)明的技術(shù)方案是:如圖1所示，一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極12;所述N-漂移區(qū)3中具有槽柵和體內(nèi)場板6，所述體內(nèi)場板6位于槽柵的兩側(cè);所述體內(nèi)場板6的上表面與金屬化源極12接觸，體內(nèi)場板6上端的兩側(cè)具有第一介質(zhì)層7,體內(nèi)場板6的下端及底部具有第二介質(zhì)層8;所述體內(nèi)場板6的兩側(cè)具有P型摻雜區(qū)9,在遠(yuǎn)離槽柵一側(cè)的P型摻雜區(qū)9的上表面具有P +重?fù)诫s區(qū)11，所述P+重?fù)诫s區(qū)11的上表面與金屬化源極12接觸;與槽柵相鄰一側(cè)的P型摻雜區(qū)9上表面具有P+重?fù)诫s區(qū)11和N+重?fù)诫s區(qū)10,所述N+重?fù)诫s區(qū)10與槽柵接觸，所述P+重?fù)诫s區(qū)11和N+重?fù)诫s區(qū)10的上表面與金屬化源極12接觸;所述槽柵包括控制柵電極4和屏蔽柵電極5,所述控制柵電極4位于屏蔽柵電極5的正上方，所述控制柵電極4位于第三介質(zhì)層71中，所述屏蔽柵電極5位于第四介質(zhì)層81中，所述屏蔽柵電極5和第四介質(zhì)層81的上表面與第三介質(zhì)層71的底部接觸;所述第一介質(zhì)層7和第三介質(zhì)層71采用相同的介質(zhì)材料，所述第二介質(zhì)層8和第四介質(zhì)層81采用相同的介質(zhì)材料。
[0007]本發(fā)明總的技術(shù)方案，主要是通過在介質(zhì)層中引入兩種不同的介質(zhì)材料，在這兩種介質(zhì)材料的交界處，會(huì)產(chǎn)生一個(gè)電場尖峰，從而改變電場分布，提高器件的耐壓能力。
[0008]進(jìn)一步的，所述第一介質(zhì)層7和第三介質(zhì)層71采用的料為二氧化硅。
[0009]進(jìn)一步的，所述第二介質(zhì)層8和第四介質(zhì)層81采用的材料的介電常數(shù)大于第一介質(zhì)層7和第三介質(zhì)層71采用的材料的介電常數(shù)。
[0010]進(jìn)一步的，所述控制柵電極4和屏蔽柵電極5采用的材料為多晶硅。
[0011]進(jìn)一步的，所述體內(nèi)場板6采用的材料為多晶硅或者金屬。[0〇12]進(jìn)一步的，所述槽柵和體內(nèi)場板6均向下延伸至與襯底N+區(qū)2相連。
[0013]本發(fā)明的有益效果為，相比于傳統(tǒng)結(jié)構(gòu)，本發(fā)明的結(jié)構(gòu)改善了反向耐壓時(shí)的電場分布，具有較小的導(dǎo)通電阻、較小的柵漏電容以及更高的抗漏極電壓震蕩對(duì)柵極影響的能力等優(yōu)良特性?！靖綀D說明】
[0014]圖1是本發(fā)明的具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S的剖面結(jié)構(gòu)示意圖；
[0015]圖2是本發(fā)明的具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S外加反向電壓時(shí)，體內(nèi)場板區(qū)處的縱向電場分布不意圖；
[0016]圖3-圖11是本發(fā)明的具有復(fù)合介質(zhì)層結(jié)構(gòu)的積累型DM0S的制造工藝流程示意圖。 【具體實(shí)施方式】
[0017]下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案:
[0018]如圖1所示，本發(fā)明提出的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極12;所述N-漂移區(qū)3中具有槽柵和體內(nèi)場板6,所述體內(nèi)場板6位于槽柵的兩側(cè);所述體內(nèi)場板6的上表面與金屬化源極12接觸，體內(nèi)場板6上端的兩側(cè)具有第一介質(zhì)層7,體內(nèi)場板6的下端及底部具有第二介質(zhì)層8;所述體內(nèi)場板6的兩側(cè)具有P型摻雜區(qū)9,在遠(yuǎn)離槽柵一側(cè)的P型摻雜區(qū)9的上表面具有P+重?fù)诫s區(qū)11，所述P+重?fù)诫s區(qū)11的上表面與金屬化源極12接觸;與槽柵相鄰一側(cè)的P型摻雜區(qū)9 上表面具有P+重?fù)诫s區(qū)11和N+重?fù)诫s區(qū)10,所述N+重?fù)诫s區(qū)10與槽柵接觸，所述P+重?fù)诫s區(qū)11和N+重?fù)诫s區(qū)10的上表面與金屬化源極12接觸;所述槽柵包括控制柵電極4和屏蔽柵電極5,所述控制柵電極4位于屏蔽柵電極5的正上方，所述控制柵電極4位于第三介質(zhì)層71 中，所述屏蔽柵電極5位于第四介質(zhì)層81中，所述屏蔽柵電極5和第四介質(zhì)層81的上表面與第三介質(zhì)層71的底部接觸;所述第一介質(zhì)層7和第三介質(zhì)層71采用相同的介質(zhì)材料，所述第二介質(zhì)層8和第四介質(zhì)層81采用相同的介質(zhì)材料。[〇〇19]本發(fā)明的工作原理為:
[0020]器件的正向?qū)?br>[0021]本發(fā)明所提供的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其正向?qū)〞r(shí)的電極連接方式為:控制柵電極4接正電位，金屬化漏極1接正電位，金屬化源極12接零電位。當(dāng)控制柵電極4 為零電壓或所加正電壓非常小時(shí)，此時(shí)一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S處于關(guān)閉狀態(tài)。當(dāng)控制柵電極4所加正電壓等于或大于開啟電壓之后，P型摻雜區(qū)9表面開始反型，此時(shí)器件導(dǎo)通，多子電子在金屬化漏極1正電位的作用下從N+重?fù)诫s區(qū)10流向金屬化漏極1。另外，由于屏蔽柵電極5的作用，柵漏電容Cgd有一部分被耦合為柵源電容Cgs，所以該結(jié)構(gòu)具有更高的輸入電容(Ciss)和“Miller”電容(Cgd)比值，從而擁有更高的抗漏極電壓震蕩對(duì)柵極影響的能力。[〇〇22]器件的反向阻斷
[0023]本發(fā)明所提供的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其反向阻斷時(shí)的電極連接方式為:槽型柵電極4和金屬化源極12短接且接零電位，金屬化漏極1接正電位。
[0024]當(dāng)增大反向電壓時(shí)，由于體內(nèi)場板6的存在，體內(nèi)場板6和N-漂移區(qū)3構(gòu)成橫向電場，N-漂移區(qū)3首先耗盡，承受反向電壓。繼續(xù)增大反向電壓時(shí)，耗盡層邊界將向靠近金屬化漏極1 一側(cè)的N-漂移區(qū)3擴(kuò)展以承受反向電壓。此時(shí)如果介質(zhì)層只采用一種介質(zhì)材料，即第一介質(zhì)層7和第二介質(zhì)層8為同一種材料，則體內(nèi)場板區(qū)域14處的縱向電場在N-漂移區(qū)3與P 型摻雜區(qū)9以及N-漂移區(qū)3與N+襯底2的界面處存在兩個(gè)尖峰，如圖2中虛線所示。而本發(fā)明采用的是復(fù)合介質(zhì)層結(jié)構(gòu)，即第二介質(zhì)材料的介電常數(shù)大于第一介質(zhì)材料，則此時(shí)體內(nèi)場板區(qū)域14處縱向電場分布除上述兩個(gè)尖峰外，在第一介質(zhì)材料和第二介質(zhì)材料的界面處還會(huì)存在一個(gè)尖峰，如圖2中實(shí)線所示。通過采用不同介質(zhì)材料，引入一個(gè)新的電場尖峰，能有效的提高反向擊穿電壓。
[0025]本發(fā)明提供的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其具體實(shí)現(xiàn)方法如下:[〇〇26](1)采用N型重?fù)诫s單晶硅襯底2,晶向?yàn)椤?00>。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N-漂移區(qū)3，如圖3;[〇〇27](2)利用光刻板進(jìn)行P型柱區(qū)硼注入，形成P型摻雜區(qū)9,如圖4;
[0028](3)淀積硬掩膜(如氮化硅)作為后續(xù)挖槽的阻擋層，利用光刻板進(jìn)行深槽刻蝕，刻蝕出槽柵區(qū)和體內(nèi)場板區(qū)，具體刻蝕工藝可以使用反應(yīng)離子刻蝕或等離子刻蝕，如圖5;
[0029](4)去掉硬掩膜，對(duì)槽柵區(qū)和體內(nèi)場板區(qū)的底部和側(cè)壁淀積高K介質(zhì)材料8,如圖6;
[0030](5)淀積多晶硅。利用光刻板對(duì)槽柵區(qū)和體內(nèi)場板區(qū)中的高K介質(zhì)材料和多晶硅進(jìn)行刻蝕，直至多余的高K介質(zhì)材料和多晶硅被刻完，如圖7;
[0031](6)利用光刻板對(duì)槽柵區(qū)進(jìn)行氧化層熱生長，形成屏蔽柵頂部的氧化層。對(duì)槽柵區(qū)和體內(nèi)場板區(qū)進(jìn)行氧化層熱生長，其中槽柵區(qū)形成側(cè)壁柵氧化層7,如圖8;
[0032](7)淀積控制多晶硅，多晶硅的厚度要保證能夠填滿槽型區(qū)域。利用光刻板對(duì)槽柵區(qū)的多晶硅多晶硅刻蝕，并在控制柵多晶硅4上方淀積二氧化硅，刻蝕表面二氧化硅，如圖 9；[〇〇33](8) P型重?fù)诫s區(qū)硼注入，形成P+重?fù)诫s區(qū)11，N型重?fù)诫s區(qū)砷注入，形成N+重?fù)诫s區(qū)10,如圖10;[〇〇34](9)正面金屬化，金屬刻蝕，背面金屬化，鈍化等等，如圖11。[〇〇35]制作器件時(shí)，還可用碳化硅、砷化鎵或鍺硅等半導(dǎo)體材料替代體硅。
[0036]采用本發(fā)明的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，改善了反向耐壓時(shí)的電場分布， 具有較小的導(dǎo)通電阻、較小的柵漏電容以及更高的抗漏極電壓震蕩對(duì)柵極影響的能力等優(yōu)良特性。
【主權(quán)項(xiàng)】
1.一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DMOS，包括從下至上依次層疊設(shè)置的金屬化漏極(1)、N+ 襯底(2)、N-漂移區(qū)(3)和金屬化源極(12);所述N-漂移區(qū)(3)中具有槽柵和體內(nèi)場板(6)，所 述體內(nèi)場板(6)位于槽柵的兩側(cè);所述體內(nèi)場板(6)的上表面與金屬化源極(12)接觸，體內(nèi) 場板(6)上端的兩側(cè)具有第一介質(zhì)層(7)，體內(nèi)場板(6)的下端及底部具有第二介質(zhì)層(8); 所述體內(nèi)場板(6)的兩側(cè)具有P型摻雜區(qū)(9)，在遠(yuǎn)離槽柵一側(cè)的P型摻雜區(qū)(9)的上表面具 有P+重?fù)诫s區(qū)(11)，所述P+重?fù)诫s區(qū)(11)的上表面與金屬化源極(12)接觸;與槽柵相鄰一 偵啲P型摻雜區(qū)(9)上表面具有P+重?fù)诫s區(qū)(11)和N+重?fù)诫s區(qū)(10)，所述N+重?fù)诫s區(qū)(10)與 槽柵接觸，所述P+重?fù)诫s區(qū)(11)和N+重?fù)诫s區(qū)(10)的上表面與金屬化源極(12)接觸;所述 槽柵包括控制柵電極(4)和屏蔽柵電極(5)，所述控制柵電極(4)位于屏蔽柵電極(5)的正上 方，所述控制柵電極(4)位于第三介質(zhì)層(71)中，所述屏蔽柵電極(5)位于第四介質(zhì)層(81) 中，所述屏蔽柵電極(5)和第四介質(zhì)層(81)的上表面與第三介質(zhì)層(71)的底部接觸;所述第 一介質(zhì)層(7)和第三介質(zhì)層(71)采用相同的介質(zhì)材料，所述第二介質(zhì)層(8)和第四介質(zhì)層 (81)采用相同的介質(zhì)材料。2.根據(jù)權(quán)利要求1所述的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其特征在于，所述第一介質(zhì) 層(7)和第三介質(zhì)層(71)采用的材料為二氧化硅。3.根據(jù)權(quán)利要求1所述的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其特征在于，所述第二介質(zhì) 層(8)和第四介質(zhì)層(81)采用的材料的介電常數(shù)大于第一介質(zhì)層(7)和第三介質(zhì)層(71)采 用的材料的介電常數(shù)。4.根據(jù)權(quán)利要求1所述的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其特征在于，所述控制柵電 極(4)和屏蔽柵電極(5)采用的材料為多晶硅。5.根據(jù)權(quán)利要求1所述的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其特征在于，所述體內(nèi)場板 (6)采用的材料為多晶硅或者金屬。6.根據(jù)權(quán)利要求1-5任意一項(xiàng)所述的一種具有復(fù)合介質(zhì)層結(jié)構(gòu)的DM0S，其特征在于，所 述槽柵和體內(nèi)場板(6)均向下延伸至與襯底N+區(qū)(2)相連。
【文檔編號(hào)】H01L29/40GK105957894SQ201610459114
【公開日】2016年9月21日
【申請(qǐng)日】2016年6月22日
【發(fā)明人】李澤宏, 曹曉峰, 陳哲, 李爽, 陳文梅, 林育賜, 謝馳, 任敏
【申請(qǐng)人】電子科技大學(xué)