本發(fā)明屬于顯示控制技術(shù)領(lǐng)域，具體地說，尤其涉及一種GOA驅(qū)動單元。

背景技術(shù)：

GOA(Gate Driver On Array，陣列基板行驅(qū)動)是利用陣列制程，在陣列基板上集成柵極行驅(qū)動電路，能夠省掉原來設(shè)置在陣列基板上的柵極驅(qū)動芯片，達(dá)到降低生產(chǎn)成本和實(shí)現(xiàn)在面板邊框內(nèi)的目的。

現(xiàn)有的GOA電路中，每一級電路都包含多個(gè)工作模塊。隨著面板尺寸和柵極驅(qū)動行數(shù)的增加，GOA電路的負(fù)載也相應(yīng)增大，這就會導(dǎo)致其中的開關(guān)元件TFT尺寸和面板邊框增大，同時(shí)GOA電路的功耗也越來越大。

技術(shù)實(shí)現(xiàn)要素：

為解決以上問題，本發(fā)明提供了一種GOA驅(qū)動單元，用于減小GOA版圖設(shè)計(jì)，降低電路功耗。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種GOA驅(qū)動單元，包括：

上拉控制模塊，基于上一級掃描信號輸出上拉控制信號；

上拉/級傳模塊，與本級上拉控制模塊連接，基于上拉控制信號和時(shí)鐘信號輸出掃描信號，同時(shí)輸出的掃描信號作為下一級上拉控制模塊的輸入信號；

下拉模塊，分別與本級上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端連接，在下兩級掃描信號和恒壓負(fù)電位信號作用下將本級上拉控制信號和輸出掃描信號下拉至負(fù)電位；

自舉模塊，分別與本級上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端連接，用于提升上拉控制信號輸入端的電位；

下拉維持模塊，

其中，相鄰兩級GOA驅(qū)動單元共享下拉維持模塊，下拉維持模塊分別與相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊的掃描信號輸出端和其中一個(gè)GOA驅(qū)動單元的上拉/級傳模塊的上拉控制信號輸入端連接，在第一外加控制信號、第二外加控制信號和恒壓負(fù)電位信號作用下，維持相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊的上拉控制信號和掃描輸出信號在負(fù)電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述下拉維持模塊包括：

維持控制子模塊，分別與相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊上的掃描信號輸出端和其中一個(gè)GOA驅(qū)動單元的上拉控制信號輸入端、第一外加控制信號、第二外加控制信號和恒壓負(fù)電位信號連接；

第一下拉維持子模塊，分別與相鄰兩級GOA驅(qū)動單元中一個(gè)GOA驅(qū)動單元的上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端以及維持控制子模塊、恒壓負(fù)電位信號連接；

第二下拉維持子模塊，分別與相鄰兩級GOA驅(qū)動單元中另一個(gè)GOA驅(qū)動單元的上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端以及維持控制子模塊、恒壓負(fù)電位信號連接。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述維持控制子模塊和第一下拉維持子模塊設(shè)置于相鄰兩級GOA驅(qū)動單元中的奇數(shù)行掃描線GOA驅(qū)動單元中，第二下拉維持子模塊設(shè)置于奇數(shù)行掃描線GOA驅(qū)動單元的下行偶數(shù)行掃描線GOA驅(qū)動單元中，維持控制子模塊與奇數(shù)行掃描線GOA驅(qū)動單元中上拉/級傳模塊的上拉控制信號的輸入端連接。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述維持控制子模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管，其中，

第一晶體管的第一極和第二極、第二晶體管的第二極、第三晶體管的第二極并聯(lián)第一外加控制信號，第一晶體管的第三極分別與第二晶體管的第一極和第四晶體管的第二極連接；

第二晶體管的第三極分別與第三晶體管的第三極和第五晶體管的第二極連接；

第三晶體管的第一極連接第二外加控制信號；

第四晶體管的第三極與恒壓負(fù)電位信號連接，第一極與奇數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接；

第五晶體管的第一極與奇數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第二極和第三極分別與第一下拉維持子模塊和第二下拉維持子模塊連接；

第六晶體管的第一極和第二極、第七晶體管的第二極、第八晶體管的第二極并聯(lián)第二外加控制信號，第六晶體管的第三極分別與第七晶體管的第一極和第九晶體管的第二極連接；

第七晶體管的第三極分別與第八晶體管的第三極和第五晶體管的第三極連接；

第八晶體管的第一極連接第一外加控制信號；

第九晶體管的第三極與恒壓負(fù)電位信號連接，第一極與奇數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，

所述第一下拉維持子模塊包括第十一晶體管、第十二晶體管、第十三晶體管和第十四晶體管，其中，

第十一晶體管的第一極分別與第十二晶體管的第一極、第五晶體管的第二極連接，第二極與奇數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第三極與恒壓負(fù)電位信號連接，

第十二晶體管的第二極與奇數(shù)行掃描線GOA驅(qū)動單元中的的掃描信號輸出端連接，第三極與恒壓負(fù)電位信號連接，

第十三晶體管的第一極分別與第十四晶體管的第一極、第五晶體管的第三極連接，第二極與奇數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第三極與恒壓負(fù)電位信號連接，

第十四晶體管的第二極與奇數(shù)行掃描線GOA驅(qū)動單元中的的掃描信號輸出端連接，第三極與恒壓負(fù)電位信號連接；

第二下拉維持子模塊包括第十五晶體管、第十六晶體管、第十七晶體管和第十八晶體管，其中，

第十五晶體管的第一極分別與第十六晶體管的第一極、第五晶體管的第二極連接，第二極與偶數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第三極與恒壓負(fù)電位信號連接，

第十六晶體管的第二極與偶數(shù)行掃描線GOA驅(qū)動單元中的的掃描信號輸出端連接，第三極與恒壓負(fù)電位信號連接，

第十七晶體管的第一極分別與第十八晶體管的第一極、第五晶體管的第三極連接，第二極與偶數(shù)行掃描線GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第三極與恒壓負(fù)電位信號連接，

第十八晶體管的第二極與偶數(shù)行掃描線GOA驅(qū)動單元中的的掃描信號輸出端連接，第三極與恒壓負(fù)電位信號連接。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述恒壓負(fù)電位包括第一恒壓負(fù)電位和第二恒壓負(fù)電位，其中，

第一恒壓負(fù)電位分別與第四晶體管的第三極、第九晶體管的第三極、第十二晶體管的第三極、第十四晶體管的第三極、第十六晶體管的第三極、第十八晶體管的第三極和下拉模塊中第一極連接下一級掃描信號的晶體管第三極連接，

第二恒壓負(fù)電位分別與第十一晶體管的第三極、第十三晶體管的第三極、第十五晶體管的第三極、第十七晶體管的第三極和下拉模塊中第一極連接隔一級掃描信號的晶體管第三極連接，

第一恒壓負(fù)電位大于第二恒壓負(fù)電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述自舉模塊包括一電容，其中，所述電容的一端與本級上拉/級傳模塊的掃描信號輸出端連接，另一端與本級上拉/級傳模塊的上拉控制信號的輸入端連接。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述下拉模塊包括兩個(gè)晶體管，其中，

一個(gè)晶體管的第一極連接下一級掃描信號，第二極連接本級上拉/級傳模塊的掃描信號輸出端，第三極連接恒壓負(fù)電位信號；

另一晶體管的第一極連接隔一級掃描信號，第二級連接本級上拉/級傳模塊的上拉控制信號輸入端，第三極連接恒壓負(fù)電位信號。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述上拉控制模塊包括一晶體管，其中，該晶體管的第一極和第二級連接上一級掃描信號，第三極連接本級上拉/級傳模塊的上拉控制信號的輸入端。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述上拉/級傳模塊包括一晶體管，其中，該晶體管的第一極與上拉控制模塊連接，第二級與時(shí)鐘信號連接，第三極作為本級掃描信號輸出端。

本發(fā)明的有益效果：

本發(fā)明通過相鄰兩級GOA驅(qū)動單元共享同一個(gè)下拉維持模塊，可以減少晶體管使用數(shù)量和布線設(shè)計(jì)，有利于減少GOA版圖設(shè)計(jì)空間，降低電路消耗。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要的附圖做簡單的介紹：

圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)結(jié)構(gòu)圖；

圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電路結(jié)構(gòu)圖；

圖3是對應(yīng)圖2的電路各階段工作狀態(tài)圖；

圖4a-4d為對應(yīng)圖3各階段的電路中各元件的工作狀態(tài)圖；

圖5是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的電路結(jié)構(gòu)圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

如圖1所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種GOA驅(qū)動單元結(jié)構(gòu)示意圖，該GOA驅(qū)動單元包括上拉控制模塊、上拉/級傳模塊、下拉模塊、下拉維持模塊和自舉模塊。其中，上拉控制模塊基于上一級掃描信號輸出上拉控制信號；上拉/級傳模塊，與本級上拉控制模塊連接，基于上拉控制信號和時(shí)鐘信號輸出掃描信號，同時(shí)輸出的掃描信號作為下一級上拉控制模塊的輸入信號；下拉模塊分別與本級上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端連接，在下兩級掃描信號和恒壓負(fù)電位信號作用下將本級上拉控制信號和輸出掃描信號下拉至負(fù)電位；自舉模塊，分別與本級上拉/級傳模塊的掃描信號輸出端和上拉控制信號輸入端連接，用于提升上拉控制信號輸入端的電位。

其中，相鄰兩級GOA驅(qū)動單元共享下拉維持模塊，下拉維持模塊分別與相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊的掃描信號輸出端和其中一個(gè)GOA驅(qū)動單元的上拉/級傳模塊的上拉控制信號輸入端連接，在第一外加控制信號、第二外加控制信號和恒壓負(fù)電位信號作用下，維持相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊的上拉控制信號和掃描信號在負(fù)電位。

此處的第一外加控制信號和第二外加控制信號為持續(xù)的電位信號，并且相位保持相反，其中，若第一外加控制信號為高電位，則第二外加控制信號為低電位，且兩者每經(jīng)過預(yù)定數(shù)量(如100)個(gè)幀圖像，則在間隔時(shí)間交替變換高低電位，這樣可以避免某些晶體管長時(shí)間受應(yīng)力作用。本級上拉控制模塊和本級上拉/級傳模塊指的是位于同一個(gè)GOA驅(qū)動單元中的上拉控制模塊和上拉/級傳模塊。上拉/級傳模塊在上拉控制信號和時(shí)鐘信號控制時(shí)輸出高電平掃描信號，其他時(shí)間掃描信號的輸出端輸出低電平信號。此處的級傳表示掃描信號傳到下一級GOA驅(qū)動單元的上拉控制模塊。

在本發(fā)明中，相鄰兩級GOA驅(qū)動單元共享同一個(gè)下拉維持模塊，從電路版圖設(shè)計(jì)來說，有利于減小GOA版圖設(shè)計(jì)空間；從電路操作角度來說，可以降低電路消耗。

在本發(fā)明的一個(gè)實(shí)施例中，該下拉維持模塊包括維持控制子模塊、第一下拉維持子模塊和第二下拉維持子模塊，如圖1所示。其中，維持控制子模塊分別與相鄰兩級GOA驅(qū)動單元的上拉/級傳模塊上的掃描信號輸出端和其中一個(gè)GOA驅(qū)動單元的上拉控制信號輸入端、第一外加控制信號LC1、第二外加控制信號LC2和恒壓負(fù)電位信號Vss連接，用于產(chǎn)生控制第一/第二下拉維持模塊的信號；第一下拉維持子模塊分別與相鄰兩級GOA驅(qū)動單元中一個(gè)GOA驅(qū)動單元的上拉/級傳模塊上的掃描信號輸出端和上拉控制信號輸入端以及維持控制子模塊、恒壓負(fù)電位信號連接；第二下拉維持子模塊分別與相鄰兩級GOA驅(qū)動單元中另一個(gè)GOA驅(qū)動單元的上拉/級傳模塊上的掃描信號輸出端和上拉控制信號輸入端以及維持控制子模塊、恒壓負(fù)電位信號連接。該下拉維持模塊用于對上拉/級傳模塊上的上拉控制信號輸入端的電位信號進(jìn)行下拉維持控制，以保證在不輸出掃描信號時(shí)保持低電位，進(jìn)而有利于保證輸出穩(wěn)定的掃描信號。

在本發(fā)明的一個(gè)實(shí)施例中，該維持控制子模塊和第一下拉維持子模塊設(shè)置于相鄰兩級GOA驅(qū)動單元中的奇數(shù)行掃描線GOA驅(qū)動單元中，第二下拉維持子模塊設(shè)置于奇數(shù)行掃描線GOA驅(qū)動單元的下行偶數(shù)行掃描線GOA驅(qū)動單元中，維持控制子模塊與奇數(shù)行掃描線GOA驅(qū)動單元中上拉/級傳模塊的上拉控制信號輸入端連接。這樣，就可以實(shí)現(xiàn)相鄰兩級GOA驅(qū)動單元共享下拉維持模塊，減少GOA電路版圖設(shè)計(jì)，有利于GOA電路布局。

在本發(fā)明的一個(gè)實(shí)施例中，該維持控制子模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管。需說明的是，此處各晶體管的第一極表示柵極，晶體管的源極和漏極結(jié)構(gòu)相同，所以第二極表示源極或漏極，第三極表示對應(yīng)的漏極或源極。此處為方便，除柵極為第一極外，電路圖方向?qū)⒕w管向上或向左的一極定義為第二極，向下或向右的一極定義為第三極。

具體的，如圖2所示，第一晶體管T51的第一極和第二極、第二晶體管T53的第二極、第三晶體管T54的第二極并聯(lián)第一外加控制信號LC1，第一晶體管T51的第三極分別與第二晶體管T53的第一極和第四晶體管T52的第二極連接；第二晶體管T53的第三極分別與第三晶體管T54的第三極和第五晶體管T55的第二極連接；第三晶體管T54的第一極連接第二外加控制信號LC2；第四晶體管T52的第三極與恒壓負(fù)電位信號Vss連接，第一極與奇數(shù)行掃描線對應(yīng)的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號的輸入端連接。

第五晶體管T55的第一極與奇數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第二極(Pn點(diǎn))和第三極(Kn點(diǎn))分別與第一下拉維持子模塊和第二下拉維持子模塊連接；第六晶體管T61的第一極和第二極、第七晶體管T63的第二極、第八晶體管T64的第二極并聯(lián)第二外加控制信號LC2，第六晶體管T61的第三極分別與第七晶體管T63的第一極和第九晶體管T62的第二極連接；第七晶體管T63的第三極分別與第八晶體管T64的第三極和第五晶體管T55的第三極連接；第八晶體管T64的第一極連接第一外加控制信號LC1；第九晶體管T62的第三極與恒壓負(fù)電位信號Vss連接，第一極與奇數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號的輸入端連接。這樣，就去掉與奇數(shù)行掃描線GOA驅(qū)動單元中晶體管T51、T52、T53、T54、T61、T62、T63、T64對應(yīng)的偶數(shù)行掃描線GOA驅(qū)動單元中的晶體管T51’、T52’、T53’、T54’、T55’和T61’、T62’、T63’、T64’，可以減少9個(gè)元件和許多布線設(shè)計(jì)。

在本發(fā)明的一個(gè)實(shí)施例中，如圖2所示，第一下拉維持子模塊包括第十一晶體管、第十二晶體管、第十三晶體管和第十四晶體管，其中，第十一晶體管T42的第一極分別與第十二晶體管T32的第一極、第五晶體管T55的第二極連接，第二極與奇數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號的輸入端連接，第三極與恒壓負(fù)電位信號Vss連接；第十二晶體管T32的第二極與奇數(shù)行掃描線的GOA驅(qū)動單元中的的本級掃描信號輸出端連接，第三極與恒壓負(fù)電位信號Vss連接；第十三晶體管T43的第一極分別與第十四晶體管T33的第一極、第五晶體管T55的第三極連接，第二極與奇數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號的輸入端連接，第三極與恒壓負(fù)電位信號Vss連接，第十四晶體管T33的第二極與奇數(shù)行掃描線的GOA驅(qū)動單元中的的本級掃描信號輸出端連接，第三極與恒壓負(fù)電位信號Vss連接。

第二下拉維持子模塊包括第十五晶體管、第十六晶體管、第十七晶體管和第十八晶體管，其中，第十五晶體管T42’的第一極分別與第十六晶體管T32’的第一極、第五晶體管T55的第二極連接，第二極與偶數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號輸入端連接，第三極與恒壓負(fù)電位信號Vss連接，第十六晶體管T32’的第二極與偶數(shù)行掃描線的GOA驅(qū)動單元中的的本級掃描信號輸出端連接，第三極與恒壓負(fù)電位信號Vss連接，第十七晶體管T43’的第一極分別與第十八晶體管T33’的第一極、第五晶體管T55的第三極連接，第二極與偶數(shù)行掃描線的GOA驅(qū)動單元中的上拉/級傳模塊的上拉控制信號的輸入端連接，第三極與恒壓負(fù)電位信號Vss連接，第十八晶體管T33’的第二極與偶數(shù)行掃描線的GOA驅(qū)動單元中的的本級掃描信號輸出端連接，第三極與恒壓負(fù)電位信號Vss連接。

在本發(fā)明的一個(gè)實(shí)施例中，該上拉控制模塊包括一晶體管，如GOA驅(qū)動單元100中的T11和GOA驅(qū)動單元200中的T11’，其中，該晶體管的第一極和第二級連接上一級掃描信號Gn-1，第三極連接本級上拉/級傳模塊的上拉控制信號的輸入端。

在本發(fā)明的一個(gè)實(shí)施例中，該下拉模塊包括兩個(gè)晶體管，如GOA驅(qū)動單元100中的T31和T41以及GOA驅(qū)動單元200中的T31’和T41’。以GOA驅(qū)動單元100中的T31和T41進(jìn)行說明，其中晶體管T31的第一極連接下一級掃描信號Gn+1，第二極連接本級掃描信號輸出端Gn，第三極連接恒壓負(fù)電位信號Vss；晶體管T41的第一極連接隔一級掃描信號Gn+2，第二級連接本級GOA驅(qū)動單元上拉/級傳模塊上的上拉控制信號的輸入端，第三極連接恒壓負(fù)電位信號Vss。

在本發(fā)明的一個(gè)實(shí)施例中，該上拉/級傳模塊包括一晶體管，如GOA驅(qū)動單元100中的T21和GOA驅(qū)動單元200中的T21’，其中，該晶體管的第一極與上拉控制模塊連接，第二級與時(shí)鐘信號連接，第三極作為本級掃描信號輸出端。

在本發(fā)明的一個(gè)實(shí)施例中，該自舉模塊包括一電容，如GOA驅(qū)動單元100中的Cb和GOA驅(qū)動單元200中的Cb‘，其中，該電容的一端與本級掃描信號輸出端連接，另一端與同級GOA驅(qū)動單元的上拉/級傳模塊的上拉控制信號的輸入端連接。

在本發(fā)明的一個(gè)實(shí)施例中，還該恒壓負(fù)電位包括第一恒壓負(fù)電位Vss1和第二恒壓負(fù)電位Vss2，如圖5所示，其中，第一恒壓負(fù)電位Vss1分別與第四晶體管T52的第三極、第九晶體管T62的第三極、第十二晶體管T32的第三極、第十四晶體管T33的第三極、第十六晶體管T32’的第三極、第十八晶體管T33’的第三極和下拉模塊中第一極連接下一級掃描信號的晶體管第三極連接，第二恒壓負(fù)電位Vss2分別與第十一晶體管T42的第三極、第十三晶體管T43的第三極、第十五晶體管T42’的第三極、第十七晶體管T43’的第三極和下拉模塊中第一極連接隔一級掃描信號的晶體管第三極連接，并且第一恒壓負(fù)電位Vss1大于第二恒壓負(fù)電位Vss2。通過設(shè)置第一恒壓負(fù)電位和第二恒壓負(fù)電位兩個(gè)負(fù)電位，可以在Qn和Qn+1非作用期間，將其拉到更低電位時(shí)，使得T52、T62、T21和T21’這4個(gè)晶體管的Vgs小于0，減小這些晶體管的漏電影響。

以下以圖2所示電路為例，來對本發(fā)明的GOA驅(qū)動單元工作過程進(jìn)行詳細(xì)說明。如圖3所示為圖2所示電路4個(gè)階段的工作狀態(tài)圖，圖4a-4c為對應(yīng)各階段的信號流向圖，以下參考圖3和圖4a-4d為例來對本發(fā)明進(jìn)行詳細(xì)說明。

具體的，圖4a對應(yīng)圖3中的第一階段t1，此時(shí)，晶體管T11、T21、T55、T51、T64、T52和T62打開，其它晶體管關(guān)閉，Qn點(diǎn)預(yù)充至高電位，對應(yīng)時(shí)鐘信號CK1，CKn此時(shí)此時(shí)為低電位，Gn-1輸出高電位，Gn輸出低電位。同時(shí)，LC1供給高電平，LC2供給低電平，VSS供給恒負(fù)壓信號，LC1和LC2只在間隔時(shí)間交替變換高低。

圖4b對應(yīng)圖3中的第二階段t2，此時(shí)，T11’、T21、T21’、T55、T51、T64、T52和T62打開，其它晶體管關(guān)閉，對應(yīng)時(shí)鐘信號CK2，此時(shí)CKn為高電位，Gn-1輸出低電位，Gn輸出高電位，Qn點(diǎn)通過電容Cb自舉至更高電位，同時(shí)Qn+1點(diǎn)預(yù)充至高電位。同時(shí)，CKn+1此時(shí)為低電位，Gn+1輸出低電位。

圖4c對應(yīng)圖3中的第三階段t3，此時(shí)，T21、T21’、T31、T55、T51、T64、T52和T62打開，其它晶體管關(guān)閉，對應(yīng)時(shí)鐘信號CK3，CKn此時(shí)為低電位，Gn被T21和T31拉至電位，同時(shí)CKn+1此時(shí)為高電位，Gn+1輸出高電位，Qn+1點(diǎn)通過電容Cb’自舉至更高電位。

圖4d對應(yīng)圖3中的第四階段t4，此時(shí)，T31’、T51、T53、T64、T41、T32、T42、T32’和T42’打開，其它晶體管關(guān)閉，對應(yīng)時(shí)鐘信號CK4，Qn被T42和T41拉至低電位，Qn+1被T42’拉至低電位，Gn+1被T31’拉至低電位，Gn+2輸出高電位。

對應(yīng)t1-t3階段，下拉維持模塊不作用下拉Qn和Qn+1的電位，整個(gè)電路穩(wěn)定輸出掃描信號，對應(yīng)t4階段，下拉維持模塊用于下拉并維持Qn和Qn+1的低電位。這是因?yàn)?，在整個(gè)電路工作過程中，Qn和Qn+1點(diǎn)電位大部分時(shí)間處于低電位狀態(tài)，通過設(shè)置下拉維持子模塊可以保證Qn和Qn+1點(diǎn)電位處于低電位狀態(tài)，從而降低高頻信號對掃描輸出信號的影響。

雖然本發(fā)明所公開的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。