[0066]由于輪廓線0L1和0L2的導(dǎo)線電阻，(從測試焊盤TVP1和TVP2經(jīng)由輪廓線0L1和0L2)供給至第一測試晶體管TT1的測試信號與(從測試焊盤TVP1和TVP2不經(jīng)過輪廓線0L1和0L2)供給至第一測試晶體管TT1的測試信號之間可能出現(xiàn)電壓值差異。
[0067]為了防止電壓值差異，電阻R可位于未與輪廓線0L1和0L2耦接的第一測試晶體管的第一電極與測試焊盤TVP1和TVP2之間。從而，由于輪廓線的導(dǎo)線電阻所導(dǎo)致的測試信號中的電壓值差異可被減小或最小化。例如，第一輪廓線0L1的電阻值、第二輪廓線0L2的電阻值以及電阻R的電阻值可設(shè)置為基本上相同，以減小由于輪廓線0L1和0L2的每個導(dǎo)線電阻所導(dǎo)致的測試信號中的電壓值差異。
[0068]在圖3的實施方式中的陣列襯底LS中，第一測試晶體管TT1和電阻R示出在上部非顯示區(qū)域NDA中。數(shù)據(jù)焊盤DPI至DPo、初始化控制焊盤IP1、IP2和IP3、第一測試控制焊盤TP1、測試焊盤TVP1和TVP2以及初始化晶體管IT1、IT2和IT3位于下部非顯示區(qū)域NDA中。但是，在其他實施方式中，數(shù)據(jù)焊盤DPI至DPo、初始化控制焊盤IP1、IP2和IP3、第一測試控制焊盤TP1以及測試焊盤TVP1和TVP2的布置可以不同。
[0069]圖4示出了用于控制圖3中的顯示面板的信號的示例。圖4中示出了供給至初始化控制焊盤IP1、IP2和IP3的初始化控制信號IS1、IS2和IS3、供給至第一測試控制焊盤TP1的測試控制信號TS、供給至數(shù)據(jù)焊盤DPI至DPo的初始化信號IV、供給至測試焊盤TVP1和TVP2的測試信號TV、以及第一至第三掃描信號和第n掃描信號SCAN1、SCAN2、SCAN3和SCANn。
[0070]參照圖4，第一幀周期包括多個水平周期，第一水平周期包括第一周期tl和第二周期t2。第一幀周期為數(shù)據(jù)信號供給至顯示面板10的所有像素的周期。第一水平周期為數(shù)據(jù)信號供給至與一個掃描線耦接的像素的周期。
[0071]第一初始化控制信號IS1在奇數(shù)水平周期oh的第一周期tl期間具有第一柵極導(dǎo)通電壓值Vonl，并且在奇數(shù)水平周期oh的第二周期t2和偶數(shù)水平周期eh期間具有第一柵極截止電壓值Voffl。第二初始化控制信號IS2在偶數(shù)水平周期eh的第一周期tl期間具有第一柵極導(dǎo)通電壓值Vonl，并且在奇數(shù)水平周期oh和偶數(shù)水平周期eh的第二周期t2期間具有第一柵極截止電壓值Voffl。第三初始化控制信號IS3在每個水平周期的第一周期tl期間具有第一柵極導(dǎo)通電壓值Vonl，并且在第二周期t2期間具有第一柵極截止電壓值 Voffl。
[0072]測試控制信號TS在每個水平周期的第一周期tl期間具有第一柵極截止電壓值Voffl，并且在第二周期t2期間具有第一柵極導(dǎo)通電壓值Vonl。當(dāng)初始化晶體管IT1、IT2和IT3以及第一測試晶體管TT1為如圖3中所示的P型晶體管時，第一柵極導(dǎo)通電壓值Vonl低于第一柵極截止電壓值Voffl。例如，如圖4中所示，測試控制信號TS與第三初始化控制信號IS3相反。
[0073]初始化信號IV可設(shè)置為峰值白色灰度級電壓值PWV，并且測試信號TV可設(shè)置為峰值黑色灰度級電壓值PBV。當(dāng)驅(qū)動晶體管DT為如圖2中所示的P型晶體管時，如圖4中所示，峰值白色灰度級電壓值PWV可低于峰值黑色灰度級電壓值PBV。在圖4中，示出了初始化信號IV和測試信號TV的示例。在其他實施方式中，初始化信號IV和測試信號TV可具有不同的電壓值。
[0074]第一至第三掃描信號和第n掃描信號SCAN1、SCAN2、SCAN3以及SCANn在每個水平周期的第一周期tl期間具有第二柵極截止電壓值Voff2，并且在第二周期t2期間具有第二柵極導(dǎo)通電壓值Von2。在圖4中，示出了在每個水平周期的第二周期t2內(nèi)，在比第二周期t2更短的周期期間，第一至第三掃描信號和第η掃描信號SCAN1、SCAN2、SCAN3和SCANn具有第二柵極導(dǎo)通電壓值Von2的示例，但本發(fā)明并不限于此。例如，第一至第三掃描信號和第η掃描信號SCAN1、SCAN2、SCAN3和SCANn在每個水平周期的第二周期t2期間可具有第二柵極導(dǎo)通電壓值Von2。當(dāng)掃描晶體管ST為如圖2中所示的P型晶體管時，如圖4中所示，第二柵極導(dǎo)通電壓值Von2可低于第二柵極截止電壓值Voff2。
[0075]當(dāng)像素RP、GP和BP的掃描晶體管ST與第一初始化晶體管至第三初始化晶體管IT1、IT2和IT3以及第一測試晶體管TT1具有相同的晶體管特性時，第二柵極導(dǎo)通電壓值Von2基本上可與第一柵極導(dǎo)通電壓值Von 1相同，并且第二柵極截止電壓值Vof f 2基本上可與第一柵極截止電壓值Voffl相同。
[0076]圖3和圖4示出了用于檢查顯示面板破裂的方法的實施方式中的操作。第一初始化控制信號IS1和第三初始化控制信號IS3在奇數(shù)水平周期oh的第一周期tl期間具有第一柵極導(dǎo)通電壓值Vonl。第二初始化控制信號IS2和測試控制信號TS在奇數(shù)水平周期oh的第一周期tl期間具有第一柵極截止電壓值Voffl。因此，第一初始化晶體管IT1和第三初始化晶體管IT3導(dǎo)通，并且第二初始化晶體管IT2和第一測試晶體管TT1截止。因此，初始化信號IV可通過第一和第三初始化晶體管IT1和IT3供給至第一至第m數(shù)據(jù)線D1至Dm。
[0077]在奇數(shù)水平周期oh的第二周期t2期間，第一至第三初始化控制信號IS1、IS2和IS3具有第一柵極截止電壓值Voffl并且測試控制信號TS具有第一柵極導(dǎo)通電壓值Vonl。因此，第一至第三初始化晶體管IT1、IT2和IT3截止并且第一測試晶體管TT1導(dǎo)通。因此，測試信號TV可通過第一測試晶體管TT1供給至第一至第m數(shù)據(jù)線D1至Dm。
[0078]此外，當(dāng)?shù)谝粧呙栊盘朣CAN1在奇數(shù)水平周期oh的第二周期t2內(nèi)具有第二柵極導(dǎo)通電壓值Von2時，第一至第m數(shù)據(jù)線D1至Dm的信號被供給至與第一掃描線S1耦接的紅色像素RP和綠色像素GP。
[0079]當(dāng)初始化信號IV的電壓值為峰值白色灰度級電壓值PWV并且測試信號TV的電壓值為峰值黑色灰度級電壓值PBV時，如圖5A中所示，待供給至像素的電壓值在第一周期tl期間可減少到峰值白色灰度級電壓值PWV并在第二周期t2期間可增加至峰值黑色灰度級電壓值PBV。然而，如果陣列襯底LS上具有裂縫，則數(shù)據(jù)線D1至Dm或輪廓線0L1和0L2可能斷開，或者數(shù)據(jù)線D1至Dm或輪廓線0L1和0L2的導(dǎo)線電阻可能增加。
[0080]例如，當(dāng)陣列襯底LS上具有一個或多個裂縫并且數(shù)據(jù)線D1至Dm或輪廓線0L1和0L2被斷開時，在第二周期t2期間可能不供給峰值黑色灰度級電壓值PBV。因此，如圖5B中所示，待供給至像素的電壓值可在第一周期tl期間減少到峰值白色灰度級電壓值PWV，并且峰值白色灰度級電壓值PWV可在第二周期t2期間保持。因為與由于裂縫所導(dǎo)致的斷開的數(shù)據(jù)線或輪廓線耦接的像素可表示峰值白色灰度級，因此可顯示亮線。
[0081]此外，當(dāng)陣列襯底LS上具有一個或多個裂縫并且數(shù)據(jù)線D1至Dm或輪廓線0L1和0L2的導(dǎo)線電阻增加時，如圖5C中所示，即使在第二周期t2期間供給峰值黑色灰度級電壓值PBV，待供給至像素的電壓值在第一周期tl期間也不會減少到峰值白色灰度級電壓值PWV并且也不會在第二周期t2期間增加至峰值黑色灰度級電壓值PBV。因此，耦接至數(shù)據(jù)線的像素或者由于裂縫導(dǎo)致導(dǎo)線電阻增加的輪廓線將表示灰度變化，并且因此可顯示較不殼的線。
[0082]如上面所討論的，根據(jù)一個實施方式，初始化信號IV可在每個水平周期的第一周期tl期間經(jīng)由初始化晶體管IT1、IT2和IT3供給。測試信號TV可在第二周期t2期間通過第一測試晶體管TT1供給。因此，基于數(shù)據(jù)線D1至Dm的斷開或?qū)Ь€電阻的變化，或者基于顯示區(qū)域DA外部輪廓線的斷開或?qū)Ь€電阻的變化，可確定陣列襯底LS上是否存在裂縫。例如，當(dāng)顯示亮線或較不亮的線時，可確定在陣列襯底LS上具有裂縫。
[0083]圖6示出了圖3中的測試晶體管與輪廓線以及測試晶體管與電阻之間的耦接結(jié)構(gòu)的實施方式。圖7A為沿圖6中的線1-1’的剖視圖。圖7B為沿圖6中的線11-11’的剖視圖。下文中參照圖6、圖7A和圖7B描述耦接至第一數(shù)據(jù)線D1和第一輪廓線0L1的第一測試晶體管TT1的耦接結(jié)構(gòu)以及耦接至第二和第三數(shù)據(jù)線D2和D3以及電阻R的第一測試晶體管TT1的耦接結(jié)構(gòu)。為了方便起見，圖6僅示出第一至第三數(shù)據(jù)線D1、D2和D3以及耦接至第一至第三數(shù)據(jù)線Dl、D2和D3的第一測試晶體管TT1。
[0084]在圖6中，耦接至第一輪廓線0L1的第一晶體管TT1被限定為第(1_1)測試晶體管TT1-1，并且耦接至電阻R的第一測試晶體管TT1被限定為第(1-2)測試晶體管TT1-2。
[0085]參照圖6和圖7A，第(1-1)測試晶體管TT1-1的控制電極TT_G與預(yù)設(shè)區(qū)域中的有源層TT_ACT重疊。第(1-1)測試晶體管TT1-1的有源層TT_ACT的一端可通過第一接觸孔CNT1耦接至第一數(shù)據(jù)線D1，并且有源層TT_ACT的另一端可通過第二接觸孔CNT2耦接至第一輪廓線0L1的一端。如圖3中所示，第一輪廓線0L1可與顯示區(qū)域DA鄰近并且穿過與顯示區(qū)域DA鄰近的路徑至少一次，從而至少部分地圍繞顯示區(qū)域DA的外部。第一輪廓線0L1的另一端可經(jīng)由第三接觸孔CNT3耦接至橋式電極BE。橋式電極BE可通過第四接觸孔CNT4耦接至測試電壓線TVL。測試電壓線TVL可以為與供給有測試信號TV的測試焊盤TVP1和TVP2中的任一個耦接的線。
[0086]第(1-1)測試晶體管TT1-1的控制電極TT_G和橋式電極BE可包括第一金屬圖案。第(1-1)測試晶體管TT1-1的有源層TT_ACT可包括半導(dǎo)體圖案。第一數(shù)據(jù)線D1、第一輪廓線0L1以及測試電壓線TVL可包括第二金屬圖案。第一金屬圖案可以為柵極金屬圖案，以及第二金屬圖案可以為源極/漏極金屬圖案。半導(dǎo)體圖案可包括例如多晶硅、單晶硅、非晶硅或氧化物半導(dǎo)體材料。柵極絕緣體GI可位于第一金屬圖案與半導(dǎo)體圖案之間，以使第一金屬圖案和半導(dǎo)體圖案絕緣。此外，為了使半導(dǎo)體圖案與第二金屬圖案絕緣，鈍化層PAS可位于半導(dǎo)體圖案與第二金屬圖案之間。
[0087]參照圖6和圖7B，第(1-2)測試晶體管TT1-2的控制電極TT_G可在預(yù)設(shè)區(qū)域中與有源層TT_ACT重疊。第(1-2)測試晶體管TT1-2的有源層TT_ACT