移位寄存單元及其驅動方法、柵極驅動電路和顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，具體涉及一種移位寄存單元及其驅動方法、柵極驅動電路和顯示裝置。
【背景技術】
[0002]顯示裝置的柵極驅動電路包括多個級聯(lián)的移位寄存單元，多個移位寄存單元依次輸出掃描信號，每個移位寄存單元包括多個薄膜晶體管。在移位寄存單元工作的輸出階段，上拉節(jié)點為高電平電位，控制與上拉節(jié)點相連的上拉模塊導通，移位寄存單元的輸出端輸出高電平信號；在輸出階段以外的其他階段(如輸入階段和下拉階段)，下拉節(jié)點為高電平，以控制與下拉節(jié)點相連的下拉模塊導通，將移位寄存單元的輸出端下拉至低電平電位。
[0003]為了使得移位寄存單元在輸入階段和下拉階段輸出低電平，通常會通過時鐘信號端向下拉節(jié)點輸入高電平信號，以使得受下拉節(jié)點控制的下拉晶體管在輸入階段和下拉階段導通。但是這種情況下，下拉節(jié)點的電位會直接由低電平上升為較高的高電平，這會導致下拉節(jié)點的電位不穩(wěn)定，容易發(fā)生漂移，從而使得下拉節(jié)點控制的下拉模塊工作的不穩(wěn)定，導致移位寄存單元在在輸出階段以外的其他階段(如，輸入階段)容易產生噪聲。

【發(fā)明內容】

[0004]本發(fā)明的目的在于提供一種移位寄存單元及其驅動方法、柵極驅動電路和顯示裝置，以減少下拉節(jié)點的電位升高時出現(xiàn)的漂移。
[0005]為了實現(xiàn)上述目的，本發(fā)明提供一種移位寄存單元，包括上拉節(jié)點、下拉節(jié)點、低電平信號端、第二時鐘信號端和下拉模塊，所述第二時鐘信號端在所述移位寄存單元的輸入子階段和下拉子階段向所述下拉節(jié)點提供高電平信號，所述下拉模塊分別與所述上拉節(jié)點、所述下拉節(jié)點、所述移位寄存單元的輸出端和所述低電平信號端相連，所述移位寄存單元還包括放電模塊，所述放電模塊分別與所述下拉節(jié)點和所述低電平信號端相連，用于在所述輸入子階段將所述下拉節(jié)點與所述低電平信號端導通，并且在所述輸入子階段和下拉子階段，所述下拉節(jié)點的電位能夠使得所述下拉模塊將所述上拉節(jié)點和所述移位寄存單元的輸出端均與所述低電平信號端導通。
[0006]可選地，所述下拉模塊包括第一下拉晶體管和第二下拉晶體管，所述第一下拉晶體管的第一極與所述上拉節(jié)點相連，所述第二下拉晶體管的第一極與所述移位寄存單元的輸出端相連，所述第一下拉晶體管的柵極和所述第二下拉晶體管的柵極均與所述下拉節(jié)點相連，所述第一下拉晶體管的第二極和所述第二下拉晶體管的第二極均與所述低電平信號端相連，
[0007]所述放電模塊還與所述移位寄存單元的輸入端和所述上拉節(jié)點中的至少一者相連，當所述移位寄存單元的輸入端和所述上拉節(jié)點中與所述放電模塊相連的至少一者向所述放電模塊提供高電平信號時，所述放電模塊能夠將所述下拉節(jié)點和所述低電平信號端導通。
[0008]可選地，所述放電模塊包括第一放電晶體管和第二放電晶體管，所述第一放電晶體管的柵極與所述移位寄存單元的輸入端相連，所述第二放電晶體管的柵極與所述上拉節(jié)點相連，所述第一放電晶體管的第一極和所述第二放電晶體管的第一極均與所述下拉節(jié)點相連，所述第一放電晶體管的第二極和所述第二放電晶體管的第二極均與所述低電平信號端相連。
[0009]可選地，所述移位寄存單元還包括具有內阻的下拉節(jié)點充電模塊，所述下拉節(jié)點充電模塊的輸入端與所述第二時鐘信號端相連，所述下拉節(jié)點充電模塊的輸出端與所述下拉節(jié)點相連。
[0010]可選地，所述下拉節(jié)點充電模塊包括充電晶體管，所述充電晶體管的柵極和第一極相連并形成為所述下拉節(jié)點充電模塊的輸入端，所述充電晶體管的第二極形成為所述下拉節(jié)點充電模塊的輸出端。
[0011]可選地，所述移位寄存單元還包括上拉模塊和第一時鐘信號端，所述上拉模塊的第一端與所述上拉節(jié)點相連，所述上拉模塊的第二端與第一時鐘信號端相連，所述上拉模塊的第三端與所述移位寄存單元的輸出端相連，當所述上拉模塊的第一端接收到高電平信號時，所述上拉模塊的第二端和第三端之間能夠導通，
[0012]在所述輸入子階段之后的輸出子階段，所述第一時鐘信號端輸入高電平信號，所述上拉節(jié)點與所述移位寄存單元的輸出端之間設置有存儲模塊，以使所述上拉節(jié)點與所述移位寄存單元的輸出端之間的電壓在所述輸入子階段和所述輸出子階段相同。
[0013]可選地，所述上拉模塊包括第一上拉晶體管和第二上拉晶體管，所述第一上拉晶體管的柵極和第二上拉晶體管的柵極相連并形成所述上拉模塊的第一端，所述第一上拉晶體管的第一極和所述第二上拉晶體管的第一極相連并形成所述上拉模塊的第二端，所述第一上拉晶體管的第二極和所述第二上拉晶體管的第二極相連并形成所述上拉模塊的第三端;
[0014]所述存儲模塊包括:所述第一上拉晶體管的柵極和第二極之間形成的耦合電容以及所述第二上拉晶體管的柵極和第二極之間形成的耦合電容。
[0015]可選地，所述存儲模塊還包括存儲電容，所述存儲電容的第一端與所述上拉節(jié)點相連，所述存儲電容的第二端與所述移位寄存單元的輸出端相連。
[0016]可選地，所述移位寄存單元還包括輸入模塊，所述輸入模塊分別與所述移位寄存單元的輸入端和所述上拉節(jié)點相連，用于在輸入子階段對所述上拉節(jié)點充電。
[0017]可選地，所述輸入模塊包括輸入晶體管，所述輸入晶體管的柵極和第一極均與所述移位寄存單元的輸入端相連，所述輸入晶體管的第二極與所述上拉節(jié)點相連。
[0018]可選地，所述移位寄存單元還包括復位模塊，用于在輸入子階段開始之前的復位子階段對移位寄存單元的上拉節(jié)點和移位寄存單元的輸出端進行復位。
[0019]可選地，所述復位模塊包括第一復位晶體管和第二復位晶體管，所述第一復位晶體管的柵極和第二復位晶體管的柵極均與所述移位寄存單元的復位端相連，所述第一復位晶體管的第一極與所述上拉節(jié)點相連，所述第一復位晶體管的第二極與所述低電平信號端相連，所述第二復位晶體管的第一極與所述移位寄存單元的輸出端相連，所述第二復位晶體管的第二極和所述第一復位晶體管的第一極相連。
[0020]可選地，所述復位模塊包括第一復位晶體管、第二復位晶體管和常開晶體管，所述第一復位晶體管的柵極和所述第二復位晶體管的柵極均與所述移位寄存單元的復位端相連，所述常開晶體管的柵極與高電平信號端相連，所述常開晶體管的第一極與所述上拉節(jié)點相連，所述常開晶體管的第二極與所述第一復位晶體管的第一極相連，所述第一復位晶體管的第二極與所述低電平信號端相連，所述第二復位晶體管的第一極與所述移位寄存單元的輸出端相連，所述第二復位晶體管的第二極與所述常開晶體管的第一極相連。
[0021]可選地，所述移位寄存單元還包括觸控降噪模塊，該觸控降噪模塊的第一端與能夠在觸控階段提供高電平信號的觸控使能端相連，所述觸控降噪模塊的第二端與所述移位寄存單元的輸出端相連，所述觸控降噪模塊的第三端與低電平信號端相連，當所述觸控降噪模塊的第一端接收高電平信號時，所述觸控降噪模塊的第二端和第三端能夠導通。
[0022]可選地，所述觸控降噪模塊包括第一降噪晶體管，所述第一降噪晶體管的柵極形成為所述觸控降噪模塊的第一端，所述第一降噪晶體管的第一極形成為所述觸控降噪模塊的第二端，所述第一降噪晶體管的第二極形成為所述觸控降噪模塊的第三端。
[0023]可選地，所述觸控降噪模塊還包括第二降噪晶體管，所述第二降噪晶體管的柵極與所述第一降噪晶體管的柵極相連，所述第二降噪晶體管的第一極與所述第一降噪晶體管的第一極相連，所述第二降噪晶體管的第二極與所述第一降噪晶體管的第二極相連。
[0024]相應地，本發(fā)明還提供一種移位寄存單元的驅動方法，所述驅動方法包括:
[0025]在輸入子階段，向所述移位寄存單元的輸入端提供高電平信號，通過第二時鐘信號端向所述移位寄存單元的下拉節(jié)點提供高電平信號并將所述下拉節(jié)點與低電平信號端導通，并使所述移位寄存單元的上拉節(jié)點和輸出端均與低電平信號端導通；
[0026]在所述輸入子階段之后的輸出子階段，向所述移位寄存單元的第一時鐘信號端提供高電平信號，以將所述移位寄存單元的輸出端的電位拉高為高電平；
[0027]在所述輸出子階段之后的下拉子階段，向所述第二時鐘信號端提供高電平信號，并將所述移位寄存單元的上拉節(jié)點和輸出端均與低電平信號端導通。
[0028]可選地，所述驅動方法還包括:
[0029]在所述輸入子階段之前的復位子階段，向所述移位寄存單元的復位端提供高電平信號，以對所述上拉節(jié)點和所述移位寄存單元的輸出端進行復位。
[0030]可選地，所述驅動方法還包括:
[0031]在觸控階段，將所述移位寄存單元的輸出端與低電平信號端導通。
[0032]相應地，本發(fā)明還提供一種柵極驅動電路，包括多個級聯(lián)的移位寄存單元，其中，所述移位寄存單元為本發(fā)明提供