的上述移位寄存單元。
[0033]可選地，在連續(xù)的三級所述移位寄存單元中，第三級所述移位寄存單元的輸入端與第二級所述移位寄存單元的輸出端相連，第三級所述移位寄存單元的復(fù)位端與第一級所述移位寄存單元的輸出端相連。
[0034]相應(yīng)地，本發(fā)明還提供一種顯示裝置，包括本發(fā)明提供的上述柵極驅(qū)動電路。
[0035]可選地，所述顯示裝置還包括觸控驅(qū)動電極、觸控感應(yīng)電極和觸控電路，所述觸控電路用于在觸控階段感應(yīng)觸摸點的位置；
[0036]所述移位寄存單元還包括觸控降噪模塊，該觸控降噪模塊的第一端與能夠在觸控階段提供高電平信號的觸控使能端相連，所述觸控降噪模塊的第二端與所述移位寄存單元的輸出端相連，所述觸控降噪模塊的第三端與低電平信號端相連，當(dāng)所述觸控降噪模塊的第一端接收高電平信號時，所述觸控降噪模塊的第二端和第三端能夠?qū)ā?br>[0037]在本發(fā)明中，所述移位寄存單元的下拉節(jié)點與放電模塊相連，在所述輸入子階段，由于放電模塊能夠?qū)⑾吕?jié)點ro和低電平信號端VGL導(dǎo)通，從而可以對下拉節(jié)點進(jìn)行放電，即，在輸入子階段，第二時鐘信號端輸入高電平信號為下拉節(jié)點進(jìn)行充電的同時，放電模塊還可以為下拉節(jié)點放電，因此，在該輸入子階段中，下拉節(jié)點由低電平提高至小于第二時鐘信號端的高電平的電位，從而減少了由于下拉節(jié)點直接接收高電平信號而導(dǎo)致的電位不穩(wěn)定的問題，減少了下拉節(jié)點的電位漂移，提高了下拉模塊的工作穩(wěn)定性，進(jìn)而使得移位寄存單元的輸出端能夠更穩(wěn)定地輸出低電平，有效地抑制了噪聲。
【附圖說明】
[0038]附圖是用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0039]圖1是本發(fā)明提供的移位寄存單元結(jié)構(gòu)框圖；
[0040]圖2是本發(fā)明的一種【具體實施方式】中移位寄存單元的結(jié)構(gòu)示意圖；
[0041]圖3是本發(fā)明的另一種【具體實施方式】中移位寄存單元的結(jié)構(gòu)示意圖；
[0042]圖4是本發(fā)明的實施例中移位寄存單元的時序圖；
[0043]圖5是本發(fā)明的實施例中多級移位寄存單兀的連接不意圖。
[0044]圖6是本發(fā)明的實施例中多級移位寄存單元輸出信號的時序圖。
[0045]其中，附圖標(biāo)記為:10、放電模塊；20、復(fù)位模塊；30、上拉模塊；40、下拉節(jié)點充電模塊；50、輸入模塊；60、觸控降噪模塊；70、下拉模塊；IN、移位寄存單元的輸入端；0UT、移位寄存單元的輸出端；CK、第一時鐘信號端；CKB、第二時鐘信號端；VGH、高電平信號端；VGL、低電平信號端；M1、輸入晶體管；M2、第一上拉晶體管；M3、第一下拉晶體管；M4、第二下拉晶體管；M5、第一放電晶體管；M6、第二放電晶體管；M7、充電晶體管；M8、第一復(fù)位晶體管；M9、第二復(fù)位晶體管；M10、常開晶體管；M11、第二上拉晶體管；PU、上拉節(jié)點；PD、下拉節(jié)點；C、存儲電容；RESET、復(fù)位端；EN、觸控使能端；M12、第一降噪晶體管；M13、第二降噪晶體管。
【具體實施方式】
[0046]以下結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0047]作為本發(fā)明的一方面，提供一種移位寄存單元，如圖1所示，包括:下拉節(jié)點PD、上拉節(jié)點PU、低電平信號端VGL、第二時鐘信號端CKB和下拉模塊70，第二時鐘信號端CKB在移位寄存單元的輸入子階段和下拉子階段向下拉節(jié)點ro提供高電平信號，下拉模塊70分別與上拉節(jié)點PU、下拉節(jié)點PD、所述移位寄存單元的輸出端OUT和低電平信號端VGL相連，用于在所述輸入子階段將下拉節(jié)點ro與低電平信號端VGL導(dǎo)通，并且在所述輸入子階段和下拉子階段，下拉節(jié)點ro的電位能夠使得下拉模塊70將上拉節(jié)點和移位寄存單元的輸出端OUT均與低電平信號端VGL導(dǎo)通。
[0048]本領(lǐng)域技術(shù)人員可以理解的是，移位寄存單元具有復(fù)位子階段(如圖4中的tl子階段)、輸入子階段(如圖4中的t2子階段)、輸出子階段(如圖4中的t3子階段)、下拉子階段(如圖4中的t4子階段)，所述下拉模塊的作用在于，在輸出子階段之前的輸入子階段，以及在輸出子階段之后的下拉子階段拉低上拉節(jié)點PU和移位寄存單元的輸出端OUT的電位。下拉模塊70的第一端與下拉節(jié)點ro相連，第二端與上拉節(jié)點PU相連，第三端與移位寄存單元的輸出端OUT相連，第四端與低電平信號端VGL相連，當(dāng)下拉節(jié)點ro的電位達(dá)到高電平時，下拉模塊70的第二端和第三端均與第四端導(dǎo)通，從而將上拉節(jié)點和移位寄存單元的輸出端OUT的電位拉低。
[0049]現(xiàn)有技術(shù)中，在移位寄存單元的輸入子階段和下拉子階段，第二時鐘信號端CKB輸入高電平信號，從而將下拉節(jié)點ro的電位由低電平電位直接上拉至高電平電位，從而導(dǎo)致下拉節(jié)點的電位不穩(wěn)定，進(jìn)而導(dǎo)致受下拉節(jié)點控制的下拉模塊的工作不穩(wěn)定。
[0050]而本發(fā)明實施例中，所述移位寄存單元的下拉節(jié)點ro與放電模塊10相連，在所述輸入子階段，由于放電模塊10能夠?qū)⑾吕?jié)點ro和低電平信號端VGL導(dǎo)通，從而可以對下拉節(jié)點ro進(jìn)行放電，即，在輸入子階段，第二時鐘信號端CKB輸入高電平信號為下拉節(jié)點ro進(jìn)行充電的同時，放電模塊?ο還可以為下拉節(jié)點ro放電。因此，在該輸入子階段中，下拉節(jié)點ro的電位升高至小于第二時鐘信號端ckb的高電平的電位，從而減少了由于下拉節(jié)點pd直接接收第二時鐘信號端的高電平信號而導(dǎo)致的下拉節(jié)點ro電位不穩(wěn)定的問題，減少了下拉節(jié)點ro的電位漂移，提高了下拉模塊工作的穩(wěn)定性，進(jìn)而使得移位寄存單元的輸出端out能夠更穩(wěn)定地輸出低電平，有效地抑制了噪聲。
[0051]具體地，如圖2和圖3所示，下拉模塊70包括第一下拉晶體管M3和第二下拉晶體管M4，第一下拉晶體管M3的第一極與上拉節(jié)點相連，第二下拉晶體管M4的第一極與移位寄存單元的輸出端OUT相連，第一下拉晶體管M3的柵極和第二下拉晶體管M4的柵極均與下拉節(jié)點相連，第一下拉晶體管M3的第二極和第二下拉晶體管M4的第二極均與低電平信號端VGL相連。
[0052]放電模塊10還與所述移位寄存單元的輸入端IN和上拉節(jié)點PU中的至少一者相連，當(dāng)所述移位寄存單元的輸入端IN和上拉節(jié)點PU中與放電模塊10相連的至少一者向放電模塊10提供高電平信號時，放電模塊10能夠?qū)⑾吕?jié)點ro與低電平信號端VGL導(dǎo)通。因此，當(dāng)放電模塊10與輸入端IN相連時，在輸入子階段，輸入端IN輸入高電平信號，此時放電模塊10將下拉節(jié)點ro與低電平信號端VGL導(dǎo)通，同時第二時鐘信號端CKB向下拉節(jié)點ro提供高電平信號，以使得下拉節(jié)點ro在輸入子階段的電位上升至低于第二時鐘信號端CKB的高電平信號的電位。當(dāng)放電模塊10與上拉節(jié)點相連時，在輸入子階段，輸入端IN向上拉節(jié)點PU充電，此時上拉節(jié)點電位升高，在上拉節(jié)點的高電平電位的控制下，放電模塊10同樣能夠?qū)⑾吕?jié)點ro與低電平信號端VGL導(dǎo)通，從而使得下拉節(jié)點ro在輸入子階段的電位低于第二時鐘信號端ckb的高電平電位；另外，在輸出子階段，第二時鐘信號端CKB輸入低電平信號，上拉節(jié)點的電位仍為高電平，此時放電模塊10將下拉節(jié)點ro與低電平信號端VGL導(dǎo)通，從而將下拉節(jié)點ro的電位拉低至低電平，以使得第一下拉晶體管M3和第二下拉晶體管M4關(guān)閉，不影響移位寄存單元輸出高電平。
[0053]進(jìn)一步具體地，如圖2和圖3所示，放電模塊10包括第一放電晶體管M5和第二放電晶體管M6，第一放電晶體管M5的柵極與所述移位寄存單元的輸入端IN相連，第二放電晶體管M6的柵極與上拉節(jié)點相連，第一放電晶體管M5的第一極和第二下拉晶體管M6的第一極均與下拉節(jié)點相連，第一放電晶體管M5的第二極和第二放電晶體管M6的第二極均與低電平信號端VGL相連。
[0054]進(jìn)一步地，如圖1至圖3所示，所述移位寄存單元還包括具有內(nèi)阻的下拉節(jié)點充電模塊40，下拉節(jié)點充電模塊40的輸入端與第二時鐘信號端CKB相連，下拉節(jié)點充電模塊40的輸出端下拉節(jié)點ro相連。因此，當(dāng)?shù)诙r鐘信號端CKB輸入高電平信號時，下拉節(jié)點充電模塊40起到了一定的分壓作用，從而防止在第二時鐘信號端CKB輸入的高電平信號直接充入下拉節(jié)點ro而導(dǎo)致下拉節(jié)點ro的電位不穩(wěn)定，從而提高了所述下拉晶體管工作的穩(wěn)定性。
[0055]具體地，如圖2和圖3所示，下拉節(jié)點充電模塊40包括充電晶體管M7，充電晶體管M7的柵極和第一極相連并形成為下拉節(jié)點充電模塊40的輸入端，充電晶體管M7的第二極形成為下拉節(jié)點充電模塊40的輸出端。S卩，充電晶體管M7的柵極和第一極均與第二時鐘信號端CKB相連，充電晶體管M7的第二極與下拉節(jié)點ro相連。在輸入子階段，相當(dāng)于充電晶體管M7和第一放電晶體管M5串聯(lián)，以對第二