電壓Vgmax和最小標(biāo)準(zhǔn)透過(guò)率電壓Vgmin進(jìn)行比較時(shí)，比較寄存器200的具體結(jié)構(gòu)可以參考圖2，包括:
[0067]第一比較電路U1、第二比較電路U2、異或門(mén)電路U3、或非門(mén)電路U4、反相器電路U5和與門(mén)電路U6，并具有第一輸出端01、第二輸出端02和第三輸出端03;
[0068]其中第一比較電路U1的一個(gè)輸入端連接電壓調(diào)整電路300輸出最小標(biāo)準(zhǔn)透過(guò)率電壓Vgmin的一個(gè)輸出端，另一個(gè)輸入端連接透過(guò)率轉(zhuǎn)換器100的輸出端，輸出端連接第一節(jié)點(diǎn)N1，用于在所述電壓調(diào)整電路輸出的實(shí)際透過(guò)率電壓小于所述最小標(biāo)準(zhǔn)透過(guò)率電壓Vgmin時(shí)，將所述第一節(jié)點(diǎn)N1置為低電平，否則，置為高電平;第二比較電路的一個(gè)輸入端連接電壓調(diào)整電路300輸出最大標(biāo)準(zhǔn)透過(guò)率值Vgmax的一個(gè)輸出端，另一個(gè)輸入端連接透過(guò)率轉(zhuǎn)換器100的輸出端，輸出端連接第二節(jié)點(diǎn)N2，用于在所述電壓調(diào)整電路300輸出的實(shí)際透過(guò)率電壓大于所述最大標(biāo)準(zhǔn)透過(guò)率值進(jìn)行時(shí)，將所述第二節(jié)點(diǎn)N2置為高電平，否則，置為低電平；
[0069]異或門(mén)電路U3的一個(gè)輸入端連接第一節(jié)點(diǎn)N1，另一個(gè)輸入端連接第二節(jié)點(diǎn)N2，輸出端連接第二輸出端02，用于在第一節(jié)點(diǎn)N1和第二節(jié)點(diǎn)N2的電平狀態(tài)相同時(shí)，將第二輸出端02置為高電平，否則置為低電平；
[0070]所述或非門(mén)電路U4的一個(gè)輸入端連接第二輸出端02，另一個(gè)輸入端連接第一節(jié)點(diǎn)N1，輸出端連接第一輸出端01，用于在第一節(jié)點(diǎn)N1和第二節(jié)點(diǎn)N2均為低電平時(shí)，將第一輸出端01置為高電平，否則，置為低電平；
[0071]所述反相器電路U5的輸入端連接第二輸出端02，用于輸出與第二輸出端02的電平相反的電平；
[0072]所述與門(mén)電路U6的一個(gè)輸入端連接第二節(jié)點(diǎn)N2，另一個(gè)輸入端連接第三節(jié)點(diǎn)N3;輸出端連接第三輸出端03，用于在第二節(jié)點(diǎn)N2和第三節(jié)點(diǎn)N3均為高電平時(shí)將第三輸出端03置為高電平，否則置為低電平；
[0073]這里，第三輸出端03輸出高電平對(duì)應(yīng)為該比較寄存器200輸出第一比較結(jié)果;第一輸出端01輸出高電平對(duì)應(yīng)為該比較寄存器200輸出第二比較結(jié)果。
[0074]電壓調(diào)整單元300的具體結(jié)構(gòu)同樣可以參見(jiàn)圖2，包括邏輯單元310、比例放大電路U7、第一比例調(diào)節(jié)電路、第二比例調(diào)電路和模數(shù)轉(zhuǎn)換器ADC;
[0075]所述比例放大電路U7用于對(duì)第二輸入端C輸入的電壓進(jìn)行放大并通過(guò)輸出端輸出到模數(shù)轉(zhuǎn)換器；
[0076]所述第一比例調(diào)節(jié)電路包括串聯(lián)在比例放大電路U7的第一輸入端A和輸出端B之間的第一開(kāi)關(guān)Ml和第一可調(diào)電阻R1，第一開(kāi)關(guān)Ml的控制端連接比較寄存器的第一輸出端01，用于在第一輸出端01為高電平時(shí)導(dǎo)通，第一可調(diào)電阻R1與邏輯單元310相連，適于在邏輯單元310的觸發(fā)下調(diào)整阻值；
[0077]第二比例調(diào)節(jié)電路與所述第一比例調(diào)節(jié)電路并聯(lián)，包括串聯(lián)在比例放大電路U7的第一輸入端A和輸出端B之間的第二開(kāi)關(guān)M2和第二可調(diào)電阻R2，所述第二開(kāi)關(guān)M2的控制端連接所述比較寄存器200的第三輸出端03，用于在所述第三輸出端03為高電平時(shí)導(dǎo)通，所述第二可調(diào)電阻R2與所述邏輯單元310相連，適于在邏輯單元310的觸發(fā)下調(diào)整阻值；
[0078]所述邏輯單元310連接所述第一輸出端01和所述第三輸出端03，并連接第一可調(diào)電阻R1和第二可調(diào)電阻R2，在第一輸出端01為高電平時(shí)，觸發(fā)第一可調(diào)電阻R1增大阻值;在第三輸出端03為高電平時(shí)，觸發(fā)第二可調(diào)電阻R2減小阻值；
[0079]所述模數(shù)轉(zhuǎn)換器ADC用于對(duì)比例放大電路輸出端B的電壓轉(zhuǎn)換為數(shù)字信號(hào)；
[0080]所述邏輯單元310還用于獲取所述灰階對(duì)應(yīng)的原始灰階電壓，并將所述原始灰階電壓Vgray與預(yù)設(shè)值η的乘積Vgray*n輸入到比例放大電路U7的輸出端B，其中，所述預(yù)設(shè)值η為大于0小于1的值；
[0081]所述電壓調(diào)整單元還包括第三比例調(diào)節(jié)電路，所述第三比例調(diào)節(jié)電路與所述第一比例調(diào)節(jié)電路以及第二比例調(diào)節(jié)電路并聯(lián)，包括串聯(lián)在比例放大電路的第一輸入端和輸出端之間的第三開(kāi)關(guān)M3和定值電阻R3，所述第三開(kāi)關(guān)M3的控制端連接所述比較寄存器200的第二輸出端02，用于在所述第三輸出端為高電平時(shí)導(dǎo)通，定值電阻R3適于使所述比例放大電路的放大倍數(shù)為1 /η。在具體實(shí)施時(shí)，這里的η的取值可以為1 /2。
[0082]在具體實(shí)施時(shí)，這里的第一比較電路U1和第二比較電路U2可以均為反相運(yùn)算放大電路。其中兩個(gè)反相運(yùn)算放大電路的正相輸入端(圖中表示為+)均連接透過(guò)率轉(zhuǎn)換器的輸出端，用于接收透過(guò)率轉(zhuǎn)換器輸出的電壓，第一比較電路UI應(yīng)的反相運(yùn)算放大電路的反相輸入端(圖中表示為-)連接電壓調(diào)整電路300輸出最小標(biāo)準(zhǔn)透過(guò)率電壓Vgmin的一個(gè)輸出端，第二比較電路U2應(yīng)的反相運(yùn)算放大電路的反相輸入端連接電壓調(diào)整電路300輸出最大標(biāo)準(zhǔn)透過(guò)率電壓Vgmax的一個(gè)輸出端。
[0083]以下利用圖2中的結(jié)構(gòu)實(shí)現(xiàn)電壓調(diào)整的過(guò)程進(jìn)行說(shuō)明，首先若當(dāng)前的透過(guò)率符合要求，則透過(guò)率轉(zhuǎn)換器100當(dāng)前輸出的實(shí)際透過(guò)率電壓會(huì)大于Vgmin且小于Vgmax，此時(shí)第一比較器U1輸出高電平將第一節(jié)點(diǎn)N1置為高電平，第二比較器U2輸出低電平，將第二節(jié)點(diǎn)N2置為低電平;此時(shí)異或門(mén)U3輸出高電平，將第二輸出端02置為高電平;且或非門(mén)U4和與門(mén)電路U6均輸出低電平，使得第三開(kāi)關(guān)M3管打開(kāi)，第一開(kāi)關(guān)Ml和第二開(kāi)關(guān)M2均關(guān)斷，運(yùn)算放大電路U7的放大倍數(shù)為I/η倍，則運(yùn)算放大電路U7的輸出端的電壓是其第二輸入端輸入的參考電壓n*Vgray的1/n，仍為Vgray，即此時(shí)不對(duì)原始電壓進(jìn)行調(diào)整。
[0084]當(dāng)實(shí)際透過(guò)率偏低，當(dāng)前的透過(guò)率轉(zhuǎn)換器100輸出的實(shí)際透過(guò)率電壓會(huì)小于最小標(biāo)準(zhǔn)透過(guò)率電壓Vgmin，則第一比較電路U1輸出低電平，第二比較電路U2輸出低電平，導(dǎo)致異或門(mén)U3輸出為低電平;進(jìn)而導(dǎo)致或非門(mén)U4將第一輸出端01置為高電平；由于第二比較電路U2輸出低電平導(dǎo)致第二節(jié)點(diǎn)N2為低電平，則與非門(mén)U6輸出為低電平;該階段，第一開(kāi)關(guān)Ml管打開(kāi)，第二開(kāi)關(guān)M2和第三開(kāi)關(guān)M3均關(guān)斷，邏輯單元310調(diào)大電阻R1的阻值，使B點(diǎn)電壓大于2倍Vgray/2的值，從而增大透過(guò)率；當(dāng)實(shí)際透過(guò)率偏高，當(dāng)前的透過(guò)率轉(zhuǎn)換器100輸出的實(shí)際透過(guò)率電壓會(huì)大于最大標(biāo)準(zhǔn)透過(guò)率電壓Vgmax，則第一比較電路U1輸出高電平，第一比較電路U2輸出高電平，導(dǎo)致異或門(mén)U3輸出為低電平;進(jìn)而導(dǎo)致或非門(mén)U4輸出低電平，與非門(mén)U6輸出高低平，所以第二開(kāi)關(guān)M2打開(kāi)，Ml和M3均關(guān)斷，邏輯單元310調(diào)小電阻第二可調(diào)電阻R2的阻值，使B點(diǎn)電壓小于2倍Vgray/2的值，從而降低透過(guò)率。
[0085]在上述的任意一種情況下，在運(yùn)算放大電路U7輸出調(diào)整后的電壓之后，模數(shù)轉(zhuǎn)換器ADC將電壓值轉(zhuǎn)變?yōu)閿?shù)字值存入邏輯單元310。
[0086]在具體實(shí)施時(shí)，針對(duì)一個(gè)灰階，可能會(huì)執(zhí)行多次其灰階電壓的過(guò)程調(diào)整過(guò)程，此時(shí)上述的邏輯單元310可以具體在比較寄存器200的第二輸出端02輸出高電平的時(shí)候，將B點(diǎn)的電壓轉(zhuǎn)換得到的電壓值作為調(diào)整后的灰階電壓值。
[0087]不難理解的是，在具體實(shí)施時(shí)，上述的第三比例調(diào)節(jié)電路并不是必然需要設(shè)置的結(jié)構(gòu)，在不設(shè)置第三比例調(diào)節(jié)電路的情況下，相應(yīng)的系統(tǒng)也能夠完成灰階電壓的調(diào)節(jié)，相應(yīng)的技術(shù)方案也應(yīng)該落入本發(fā)明的保護(hù)范圍。
[0088]在具體實(shí)施時(shí)，本領(lǐng)域技術(shù)人員可以根據(jù)本發(fā)明中所描述的邏輯單元的功能設(shè)計(jì)出相應(yīng)的邏輯單元的硬件結(jié)構(gòu)，比如為了將透過(guò)率值轉(zhuǎn)換為對(duì)應(yīng)的電壓值，可以在邏輯單元中設(shè)置對(duì)應(yīng)的數(shù)模轉(zhuǎn)換器等。另外，也可以通過(guò)FPGA等可編程器件實(shí)現(xiàn)。邏輯單元310的具體電路可以設(shè)計(jì)并不是本發(fā)明關(guān)注的重點(diǎn)，相應(yīng)的技術(shù)方案也應(yīng)該落入本發(fā)明的保護(hù)范圍。
[0089]再一方面，本發(fā)明還提供了一種顯示裝置，該顯示裝置包括上述任一項(xiàng)所述的Gamma電壓控制系統(tǒng)。
[0090]在具體實(shí)施時(shí)，這里的顯示裝置可以為:電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0091]另一方面，本發(fā)明還提供了一種Gamma電壓控制方法，用于Ga_ai壓控制系統(tǒng)中，所述Gamma電壓控制系統(tǒng)用于顯示裝置中，包括:透過(guò)率轉(zhuǎn)換器、電壓調(diào)整電路、比較寄存器、灰階電壓生成單元和存儲(chǔ)器;該方法包括:
[0092]透過(guò)率轉(zhuǎn)換器采集顯示面板在待調(diào)整的灰階當(dāng)前對(duì)應(yīng)的灰階電壓值下的顯示亮度，并將該顯示亮度轉(zhuǎn)換為用于表示所述顯示亮度對(duì)應(yīng)的實(shí)際透過(guò)率的實(shí)際透過(guò)率電壓輸出到比較寄存器中；
[0093]電壓調(diào)整電路從存儲(chǔ)器中讀取所述待調(diào)整的灰階對(duì)應(yīng)的標(biāo)準(zhǔn)透過(guò)率值，并轉(zhuǎn)換為對(duì)應(yīng)的標(biāo)準(zhǔn)透過(guò)率電壓輸出到比較寄存器中
[0094]比較寄存器將所述實(shí)際透過(guò)率電壓與所述標(biāo)準(zhǔn)透過(guò)率電壓進(jìn)行比較，并將比較結(jié)果輸出到所述電壓調(diào)整電路；
[0095]電壓