陣列基板驅(qū)動(dòng)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示器像素電路領(lǐng)域，特別是涉及陣列基板驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]OLED顯示器像素電路的每行像素都要在一段時(shí)間內(nèi)進(jìn)行重置存儲(chǔ)電容電位，寫入數(shù)據(jù)等操作，在這段時(shí)間內(nèi)并不需要驅(qū)動(dòng)OLED發(fā)光。所以此時(shí)需要給像素電路里的某TFT柵極提供高電平信號，當(dāng)數(shù)據(jù)寫入好之后再驅(qū)動(dòng)OLED發(fā)光，這時(shí)又需要給像素電路里的某TFT柵極提供低電平信號。
[0003]目前，市場上出現(xiàn)的傳統(tǒng)的陣列基板驅(qū)動(dòng)電路往往存在如下弊端:
[0004]1、制作工藝存在缺陷，導(dǎo)致因?yàn)門FT特性稍有不同，引起輸出的GOA(Gate DriverOn Array陣列基板行驅(qū)動(dòng))信號失真。
[0005]2、陣列基板驅(qū)動(dòng)電路輸出的GOA信號穩(wěn)定性性能低，GOA驅(qū)動(dòng)信號不穩(wěn)定。
[0006]3、GOA電路單元設(shè)計(jì)復(fù)雜，噪音大。
[0007]因此，有必要設(shè)計(jì)一款可以提供穩(wěn)定的驅(qū)動(dòng)信號的GOA電路。
【實(shí)用新型內(nèi)容】
[0008]基于此，有必要針對如何提高陣列基板行驅(qū)動(dòng)信號保真度，如何輸出穩(wěn)定的陣列基板行驅(qū)動(dòng)信號、如何簡化陣列基板行驅(qū)動(dòng)電路單元的問題，提供一種陣列基板驅(qū)動(dòng)電路。
[0009]一種陣列基板驅(qū)動(dòng)電路，包括若干個(gè)陣列基板行驅(qū)動(dòng)單元，所述陣列基板行驅(qū)動(dòng)單元包括若干晶體管、第一電容、第二電容、第三電容、輸入端、第一時(shí)鐘信號端、第二時(shí)鐘信號端、第三時(shí)鐘信號端、高電平輸入端、低電平輸入端和輸出端，若干所述晶體管包括:第一晶體管至第十一晶體管；所述第一晶體管的源極連接所述輸入端、柵極連接所述第一時(shí)鐘信號端；所述第二晶體管的源極連接所述第三時(shí)鐘信號端、柵極連接所述輸入端；所述第三晶體管的源極連接所述低電平輸入端、柵極連接所述第三時(shí)鐘信號端、所述第三晶體管的漏極連接所述第二晶體管的漏極；所述第四晶體管的源極連接所述第一時(shí)鐘信號端、柵極連接所述第一晶體管的漏極；所述第五晶體管的源極連接所述第二時(shí)鐘信號端、柵極連接所述第四晶體管的柵極、漏極通過所述第一電容連接所述第五晶體管的柵極；所述第六晶體管的源極連接所述低電平輸入端、柵極連接所述第四晶體管的源極、漏極連接所述第四晶體管的漏極并通過所述第二電容連接所述第六晶體管的源極；所述第七晶體管的源極連接所述高電平輸入端、柵極連接所述第五晶體管的柵極；所述第八晶體管的柵極連接所述第六晶體管的漏極、漏極連接所述第七晶體管的漏極；所述第九晶體管的源極連接所述低電平輸入端、柵極連接所述第三晶體管的漏極并通過第三電容連接所述第九晶體管的源極、漏極連接所述第八晶體管的源極；所述第十晶體管的源極連接所述高電平輸入端、柵極連接所述第八晶體管的漏極、漏極連接所述輸出端；所述第十一晶體管的源極連接所述低電平輸入端、柵極連接所述第七晶體管的柵極、漏極連接所述第十晶體管的漏極。
[0010]在其中一個(gè)實(shí)施例中，還包括第十二晶體管和第十三晶體管；所述第十二晶體管的源極連接所述高電平輸入端、柵極連接所述第九晶體管的柵極；所述第十三晶體管的源極連接所述第十二晶體管的漏極、柵極連接所述第八晶體管的柵極、漏極連接所述第五晶體管的柵極。
[0011]在其中一個(gè)實(shí)施例中，所述晶體管為場效應(yīng)晶體管。
[0012]在其中一個(gè)實(shí)施例中，所述晶體管為MOS場效應(yīng)晶體管。
[0013]在其中一個(gè)實(shí)施例中，所述晶體管為PMOS場效應(yīng)晶體管。
[0014]在其中一個(gè)實(shí)施例中，包括M個(gè)陣列基板行驅(qū)動(dòng)單元，第I個(gè)陣列基板行驅(qū)動(dòng)單元的所述輸入端用于連接幀開啟信號端。
[0015]在其中一個(gè)實(shí)施例中，包括M個(gè)陣列基板行驅(qū)動(dòng)單元，第M-2個(gè)陣列基板行驅(qū)動(dòng)單元的輸出端連接第M-1個(gè)陣列基板行驅(qū)動(dòng)單元的輸入端，第M-1個(gè)陣列基板行驅(qū)動(dòng)單元的輸出端連接第M個(gè)陣列基板行驅(qū)動(dòng)單元的輸入端。
[0016]在其中一個(gè)實(shí)施例中，第M-2個(gè)陣列基板行驅(qū)動(dòng)單元的第一時(shí)鐘信號端，第M-1個(gè)陣列基板行驅(qū)動(dòng)單元的第三時(shí)鐘信號端和第M個(gè)陣列基板行驅(qū)動(dòng)單元的第二時(shí)鐘信號端用于連接時(shí)鐘信號CLKl ;第12個(gè)陣列基板行驅(qū)動(dòng)單元的第二時(shí)鐘信號端，第M-1個(gè)陣列基板行驅(qū)動(dòng)單元的第一時(shí)鐘信號端和第M個(gè)陣列基板行驅(qū)動(dòng)單元的第三時(shí)鐘信號端用于連接時(shí)鐘信號CLK2 ;第12個(gè)陣列基板行驅(qū)動(dòng)單元的第三時(shí)鐘信號端，第M-1個(gè)陣列基板行驅(qū)動(dòng)單元的第二時(shí)鐘信號端和第M個(gè)陣列基板行驅(qū)動(dòng)單元的第一時(shí)鐘信號端用于連接時(shí)鐘信號CLK3。
[0017]在其中一個(gè)實(shí)施例中，所述輸入端用于連接啟動(dòng)垂直信號端。
[0018]在其中一個(gè)實(shí)施例中，所述高電平輸入端用于連接高電平信號輸出端，所述低電平輸入端用于連接低電平信號輸出端。
[0019]上述陣列基板驅(qū)動(dòng)電路，通過設(shè)計(jì)陣列基板行驅(qū)動(dòng)單元，提高了陣列基板行驅(qū)動(dòng)信號的飽和度，提高了陣列基板行驅(qū)動(dòng)信號的穩(wěn)定性能，降低了陣列基板行驅(qū)動(dòng)單元電路的噪音，使其分別給每一行的像素電路提供必需穩(wěn)定的陣列基板行驅(qū)動(dòng)信號。
【附圖說明】
[0020]圖1為本實(shí)用新型一實(shí)施例陣列基板驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖；
[0021]圖2為本實(shí)用新型另一實(shí)施例陣列基板驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖；
[0022]圖3為圖1或者圖2對應(yīng)的各點(diǎn)時(shí)序示意波形圖；
[0023]圖4為圖1或者圖2對應(yīng)的各點(diǎn)時(shí)序示意波形圖；
[0024]圖5為GOA單元之間以及GOA單元和像素電路連接的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似改進(jìn)，因此本實(shí)用新型不受下面公開的具體實(shí)施例的限制。
[0026]請參閱圖1，其為本實(shí)用新型一實(shí)施例陣列基板驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖，陣列基板驅(qū)動(dòng)電路包括若干個(gè)GOA單元，所述GOA單元包括若干晶體管、第一電容Cl、第二電容C2、第三電容C3、輸入端IN、第一時(shí)鐘信號端CK1、第二時(shí)鐘信號端CK2、第三時(shí)鐘信號端CK3、高電平輸入端VGH、低電平輸入端VGL和輸出端OUT。例如，若干所述晶體管包括:第一晶體管Tl、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5、第六晶體管T6、第七晶體管T7、第八晶體管T8、第九晶體管T9、第十晶體管TlO和第十一晶體管T11。例如，所述第一晶體管的源極連接所述輸入端、所述第一晶體管的柵極連接所述第一時(shí)鐘信號端。例如，所述第二晶體管的源極連接所述第三時(shí)鐘信號端、所述第二晶體管的柵極連接所述輸入端。例如，所述第三晶體管的源極連接所述低電平輸入端、所述第三晶體管的柵極連接所述第三時(shí)鐘信號端、所述第三晶體管的漏極連接所述第二晶體管的漏極。例如，所述第四晶體管的源極連接所述第一時(shí)鐘信號端、所述第四晶體管的柵極連接所述第一晶體管的漏極。例如，所述第五晶體管的源極連接所述第二時(shí)鐘信號端、所述第五晶體管的柵極連接所述第四晶體管的柵極、所述第五晶體管的漏極通過所述第一電容連接所述第五晶體管的柵極。例如，所述第六晶體管的源極連接所述低電平輸入端、所述第六晶體管的柵極連接所述第四晶體管的源極、所述第六晶體管的漏極連接所述第四晶體管的漏極，且所述第六晶體管的漏極通過所述第二電容連接所述第六晶體管的源極。例如，所述第七晶體管的源極連接所述高電平輸入端、所述第七晶體管的柵極連接所述第五晶體管的柵極。例如，所述第八晶體管的柵極連接所述第六晶體管的漏極、所述第八晶體管的漏極連接所述第七晶體管的漏極。例如，所述第九晶體管的源極連接所述低電平輸入端、所述第九晶體管的柵極連接所述第三晶體管的漏極，且所述第九晶體管的柵極通過第三電容連接所述第九晶體管的源極、所述第九晶體管的漏極連接所述第八晶體管的源極。例如，所述第十晶體管的源極連接所述高電平輸入端、柵極連接所述第八晶體管的漏極、漏極連接有輸出端。例如，所述第十一晶體管的源極連接所述低電平輸入端、柵極連接所述第七晶體管的柵極、漏極連接所述第十晶體管的漏極。
[0027]請參閱圖2，其為本實(shí)用新型另一實(shí)施例陣列基板驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖，例如，若干所述晶體管還包括:第十二晶體管T12和第十三晶體管T13。所述第十二晶體管的源極連接所述高電平輸入端、所述第十二晶體管的柵極連接所述第九晶體管的柵極；所述第十三晶體管的源極連接所述第十二晶體管的漏極、所述第十三晶體管的柵極連接所述第八晶體管的柵極、所述第十三晶體管的漏極連接所述第五晶體管的柵極。
[0028]例如，陣列基板驅(qū)動(dòng)電路包括M個(gè)GOA單元。例如，第M-2個(gè)GOA單元的輸出端連接第M-1個(gè)GOA單元的輸入端，第M-1個(gè)GOA單元的輸出端連接第M個(gè)GOA單元的輸入端。例如，第I個(gè)陣列基板行驅(qū)動(dòng)單元(G0A單元)的輸入端用于連接幀開啟信號端。也就是說，只有陣列基板驅(qū)動(dòng)電路的第一個(gè)GOA單元的輸入端連接幀開啟信號，第二個(gè)GOA單元的輸入端連接第一個(gè)GOA單元的輸出端，以此類推。
[0029]例如，第M-2個(gè)GOA單元的第一時(shí)鐘信號端，第M_1個(gè)GOA單元的第三時(shí)鐘信號端和第M個(gè)GOA單元的第二時(shí)鐘信號端連接時(shí)鐘信號CLKl ;第M-2個(gè)GOA單元的第二時(shí)鐘信號端，第M-1個(gè)GOA單元的第一時(shí)鐘信號端和第M個(gè)GOA單元的第三時(shí)鐘信號端連接時(shí)鐘信號CLK2 ;第M-2個(gè)GOA單元的第三時(shí)鐘信號端，第M-1個(gè)G