一種測試元件組及其制作方法、陣列基板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種測試元件組及其制作方法、陣列基板及顯示裝置。
【背景技術(shù)】
[0002]—般在顯示面板的產(chǎn)品制造階段，為監(jiān)控顯示面板的有效顯示區(qū)(AA區(qū)，ActiveArea)的特性值，會(huì)在顯示面板的非顯示區(qū)域設(shè)計(jì)一些TEG (測試元件組)，這些測試元件組用于監(jiān)控顯示面板中的薄膜晶體管、靜電放電保護(hù)電路等各種元件的特性。
[0003]如圖1所示，是現(xiàn)有的一陣列基板上的測試元件組的結(jié)構(gòu)示意圖，該測試元件組包括多個(gè)待測試元件以及多個(gè)用于對(duì)所述待測試元件進(jìn)行測試的測試電極，其中，待測試元件包括:薄膜晶體管101、薄膜晶體管102以及二極管靜電放電保護(hù)電路103、104和105，其中，薄膜晶體管101的溝道方向與薄膜晶體管102的溝道方向相互垂直，薄膜晶體管101對(duì)應(yīng)三個(gè)測試電極201、202和203，薄膜晶體管102對(duì)應(yīng)三個(gè)測試電極204、205和206，二極管靜電放電保護(hù)電路103對(duì)應(yīng)兩個(gè)測試電極207和208、二極管靜電放電保護(hù)電路104對(duì)應(yīng)兩個(gè)測試電極209和210，二極管靜電放電保護(hù)電路105對(duì)應(yīng)兩個(gè)測試電極211和212。
[0004]上述測試元件組存在以下問題:每一待測試元件均對(duì)應(yīng)至少兩個(gè)獨(dú)立的測試電極，測試成本較高，且占用較多的空間，此外，在對(duì)多個(gè)待測試元件進(jìn)行測試時(shí)，由于每個(gè)待測試元件均對(duì)應(yīng)不同的測試電極，因而需要不斷地更換測試裝置的測試位置再進(jìn)行測試，較為費(fèi)時(shí)。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種測試元件組及其制作方法、陣列基板及顯示裝置，以解決現(xiàn)有的測試元件組測試成本高，占用空間大，且測試過程費(fèi)時(shí)的問題。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種測試元件組，包括多個(gè)待測試元件以及多個(gè)用于對(duì)所述待測試元件進(jìn)行測試的測試電極，每一所述待測試元件與至少兩個(gè)所述測試電極連接，所述多個(gè)測試電極中包括至少一個(gè)測試電極，由至少兩個(gè)待測試元件共用。
[0007]優(yōu)選地，所述待測試元件包括:第一薄膜晶體管和第二薄膜晶體管，所述第一薄膜晶體管的溝道方向和第二薄膜晶體管的溝道方向相互垂直，所述第一薄膜晶體管和第二薄膜晶體管的柵電極、源電極和漏電極均連接一測試電極，且所述第一薄膜晶體管與第二薄膜晶體管共用至少一個(gè)測試電極。
[0008]優(yōu)選地，所述第一薄膜晶體管的柵電極與第二薄膜晶體管的柵電極共用第一測試電極。
[0009]優(yōu)選地，所述第一測試電極與所述第一薄膜晶體管和第二薄膜晶體管的柵電極同層同材料設(shè)置。
[0010]優(yōu)選地，所述第一薄膜晶體管的源電極和漏電極中的一個(gè)電極，與所述第二薄膜晶體管的源電極和漏電極中的一個(gè)電極，共用第二測試電極。
[0011]優(yōu)選地，所述第二測試電極與所述第一薄膜晶體管和所述第二薄膜晶體管的源電極和漏電極同層同材料設(shè)置。
[0012]優(yōu)選地，所述待測試元件包括:至少兩個(gè)二極管靜電放電保護(hù)電路，每一所述二極管靜電放電保護(hù)電路均連接兩個(gè)測試電極，且至少具有一個(gè)測試電極，由至少兩個(gè)二極管靜電放電保護(hù)電路共用。
[0013]優(yōu)選地，所述待測試元件包括:至少一個(gè)薄膜晶體管和至少一個(gè)二極管靜電放電保護(hù)電路，每一所述薄膜晶體管的柵電極、源電極和漏電極均連接有一測試電極，每一所述二極管靜電放電保護(hù)電路連接兩個(gè)測試電極，且具有至少一個(gè)測試電極，由至少一個(gè)薄膜晶體管和至少一個(gè)二極管靜電放電保護(hù)電路共用。
[0014]優(yōu)選地，所述薄膜晶體管和所述二極管靜電放電保護(hù)電路的測試電極與所述薄膜晶體管的源電極、漏電極或柵電極同層同材料設(shè)置。
[0015]本發(fā)明還提供一種陣列基板，包括形成在所述陣列基板的非顯示區(qū)域的測試元件組，所述測試元件組為上述測試元件組。
[0016]本發(fā)明還提供一種顯示裝置，包括上述陣列基板。
[0017]本發(fā)明還提供一種測試元件組的制作方法，用于制作上述測試元件組。
[0018]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0019]測試元件組中存在至少一個(gè)測試電極，由至少兩個(gè)待測試元件共用，因而，可減少測試電極的個(gè)數(shù)，降低了測試成本以及測試元件組占用的空間，同時(shí)，對(duì)共用測試電極的不同待測試元件進(jìn)行測試時(shí)，無需移動(dòng)測試裝置與共用測試電極的連接，降低了測試時(shí)間，提高了測試的時(shí)效性。
【附圖說明】
[0020]圖1為現(xiàn)有的一陣列基板上的測試元件組的結(jié)構(gòu)示意圖；
[0021]圖2-圖14為本發(fā)明一實(shí)施例的陣列基板的制作方法示意圖；
[0022]圖15為采用圖2-圖14制作的陣列基板的正視圖。
【具體實(shí)施方式】
[0023]為解決現(xiàn)有的測試元件組測試成本高，占用空間大，且測試過程費(fèi)時(shí)的問題，本發(fā)明提供一種測試元件組，包括多個(gè)待測試元件以及多個(gè)用于對(duì)所述待測試元件進(jìn)行測試的測試電極，每一所述待測試元件與至少兩個(gè)所述測試電極連接，其中，所述多個(gè)測試電極中包括至少一個(gè)測試電極，由至少兩個(gè)待測試元件共用。
[0024]由于存在至少一個(gè)測試電極，由至少兩個(gè)待測試元件共用，因而，可減少測試電極的個(gè)數(shù)，降低了測試成本以及測試元件組占用的空間，同時(shí)，對(duì)共用測試電極的不同待測試元件進(jìn)行測試時(shí)，無需移動(dòng)測試裝置與共用測試電極的連接，降低了測試時(shí)間，提高了測試的時(shí)效性。
[0025]上述待測試元件可以包括:薄膜晶體管。
[0026]在本發(fā)明的一實(shí)施例中，所述待測試元件可以包括:第一薄膜晶體管和第二薄膜晶體管，所述第一薄膜晶體管的溝道方向和第二薄膜晶體管的溝道方向相互垂直，所述第一薄膜晶體管和第二薄膜晶體管的柵電極、源電極和漏電極均連接一測試電極，且所述第一薄膜晶體管與第二薄膜晶體管共用至少一個(gè)測試電極。
[0027]所述第一薄膜晶體管的柵電極可以與第二薄膜晶體管的柵電極共用第一測試電極。
[0028]優(yōu)選地，所述第一測試電極與所述第一薄膜晶體管和第二薄膜晶體管的柵電極同層同材料設(shè)置，通過一次構(gòu)圖工藝形成，從而可降低制作成本。
[0029]所述第一薄膜晶體管的源電極和漏電極中的一個(gè)電極，可以與所述第二薄膜晶體管的源電極和漏電極中的一個(gè)電極，共用第二測試電極。
[0030]即:所述第一薄膜晶體管的源電極可以與所述第二薄膜晶體管的源電極共用第二測試電極；或者，
[0031]所述第一薄膜晶體管的源電極可以與所述第二薄膜晶體管的漏電極共用第二測試電極；或者，
[0032]所述第一薄膜晶體管的漏電極可以與所述第二薄膜晶體管的源電極共用第二測試電極；或者，
[0033]所述第一薄膜晶體管的漏電極可以與所述第二薄膜晶體管的漏電極共用第二測試電極。
[0034]優(yōu)選地，所述第二測試電極與所述第一薄膜晶體管和所述第二薄膜晶體管的源電極和漏電極同層同材料設(shè)置，通過一次構(gòu)圖工藝形成，從而可降低制作成本。
[0035]上述實(shí)施例中，測試元件組包括第一薄膜晶體管和第二薄膜晶體管，第一薄膜晶體管和第二薄膜晶體管可共用一個(gè)或兩個(gè)測試電極。
[0036]在本發(fā)明的另一實(shí)施例中，所述待測試元件可以包括:至少兩個(gè)二極管靜電放電保護(hù)電路，每一所述二極管靜電放電保護(hù)電路均連接兩個(gè)測試電極，且至少具有一個(gè)測試電極，由至少兩個(gè)二極管靜電放電保護(hù)電路共用。
[0037]舉例來說，所述待測試元件可以包括兩個(gè)二極管靜電放電保護(hù)電路，該兩個(gè)二極管靜電放電保護(hù)電路可以共用一個(gè)測試電極。
[0038]在本發(fā)明的另一實(shí)施例中，所述待測試元件可以包括:至少一個(gè)薄膜晶體管和至少一個(gè)二極管靜電放電保護(hù)電路，每一所述薄膜晶體管的柵電極、源電極和漏電極均連接有一測試電極，每一所述二極管靜電放電保護(hù)電路連接兩個(gè)測試電極，且具有至少一個(gè)測試電極，由至少一個(gè)薄膜晶體管和至少一個(gè)二極管靜電放電保護(hù)電路共用。
[0039]優(yōu)選地，所述薄膜晶體管和所述二極管靜電放電保護(hù)電路的測試電極與所述薄膜晶體管的源電極、漏電極或柵電極同層同材料設(shè)置，通過一次構(gòu)圖工藝形成，從而可降低制作成本。
[0040]本發(fā)明還提供一種陣列基板，包括形成在所述陣列基板的非顯示區(qū)域的測試元件組，所述測試元件組為上述任一實(shí)施例所述的測試元件組。
[0041]本發(fā)明還提供一種顯示裝置，包括上述陣列基板。
[0042]本發(fā)明還提供一種測試元件組的制作方法，用于制作上述任一實(shí)施例中的測試元件組。
[0043]下面將結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0044]請(qǐng)參考圖2-圖14，為本發(fā)明一實(shí)施例的陣列基板的制作方法示意圖，所述方法包括以下步驟:
[0045]步驟11:提供一基板(substrate) 301，并對(duì)基板301進(jìn)行清洗處理?；?01由玻璃等透明材料構(gòu)成。然后，利用PECVD (等離子體增強(qiáng)化學(xué)氣相沉積法)方法在基板301上形成一緩沖層(buffer) 302和一非晶硅薄膜(a_si) 303a，如圖2所示。所述緩沖層302可以是由氧化硅或氮化硅形成的單一層，或者由氧化硅和氮化硅形成的復(fù)合層，若為復(fù)合層，氧化硅厚度為50-100納米，氮化硅厚度為100-300納米，非晶硅薄膜厚度為40-50納米；接著將基板301送往高溫爐中進(jìn)行處理，以達(dá)到脫氫(減少非晶硅薄膜中氫的含量)的目的，一般將氫的含量控制在2%以內(nèi)。
[0046]步驟12:把上述基板進(jìn)行準(zhǔn)分子激光退火(ELA)處理，使非晶硅薄膜303a轉(zhuǎn)變多晶硅薄膜303b ;在多晶硅薄膜303b上涂覆光刻膠，并藉由掩膜版，對(duì)光刻膠進(jìn)行曝光顯影形成光刻膠圖形401，如圖3所示。
[0047]步驟13:利用刻蝕的方法進(jìn)行多晶硅薄膜303b的刻蝕，最后再利用Striper (剝離機(jī))將光刻膠剝離，形成有源層303的圖形，如圖4所示。
[0048]步驟14:利用PECVD的方式沉積柵電極絕緣層(GI Layer) 304，如圖5所示。
[0049]步驟15:利用派射(Sputter)工藝沉積柵金屬薄膜(Gate Layer) 305a，如圖6所不ο