用于mems集成器件的封裝體及電子裝置制造方法
【專利摘要】本實(shí)用新型涉及一種用于MEMS集成器件的封裝體及電子裝置，該封裝體構(gòu)思：第一本體，集成微機(jī)械結(jié)構(gòu)；第二本體，具有集成電子電路的有源區(qū)域，耦合到微機(jī)械結(jié)構(gòu)；以及第三本體，限定用于第一本體的覆蓋結(jié)構(gòu)。第二本體限定封裝體的基部部分并且具有第一本體耦合到的內(nèi)表面以及外表面，在外表面上提供朝著電子電路的電接觸；路由層具有設(shè)置成與第二本體的外表面接觸的內(nèi)表面和朝著在外部環(huán)境承載電接觸元件的外表面。第三本體限定用于覆蓋封裝體的覆蓋部分并且直接耦合到第二本體用于閉合用于第一本體的容納空間。
【專利說明】用于MEMS集成器件的封裝體及電子裝置
【技術(shù)領(lǐng)域】
[0001]本公開涉及一種MEMS (微機(jī)電系統(tǒng))型集成器件的晶片級封裝體，下文將該MEMS型集成器件稱為“MEMS集成器件”。
【背景技術(shù)】
[0002]在集成器件領(lǐng)域中，確信地感覺需要減少尺度以滿足日益迫切的小型化要求，特別是在便攜裝置(諸如智能電話、寫字板或者PDA)領(lǐng)域中。
[0003]以已知方式，MEMS集成器件總體包括集成微機(jī)械結(jié)構(gòu)的含半導(dǎo)體材料(具體為硅)的第一本體(通常限定為“裸片”)，該微機(jī)械結(jié)構(gòu)例如作為用于檢測一個(gè)或者多個(gè)量的傳感器來操作(例如用于提供壓力傳感器或者麥克風(fēng))并且生成作為待檢測量的函數(shù)的電量(例如電容變化、電阻變化等)。正如所知，裸片是鋸切或者單片化晶片的操作的結(jié)果，其中在制造工藝期間同時(shí)提供多個(gè)基本器件。
[0004]MEMS集成器件還包括集成至少一個(gè)電子部件或者電路的含半導(dǎo)體材料(具體為硅)的至少一個(gè)第二裸片，該電子部件或者電路被設(shè)計(jì)用于電耦合到微機(jī)械結(jié)構(gòu)以便與之在功能上配合。通常，第二裸片集成電耦合到微機(jī)械結(jié)構(gòu)的ASIC(專用集成電路)電子電路，該ASIC電子電路例如作為用于在微機(jī)械結(jié)構(gòu)作為傳感器(例如用于執(zhí)行檢測的電量的放大和濾波操作)來操作的情況下讀取機(jī)械結(jié)構(gòu)檢測的相同電量的讀取電路來操作。ASIC電子電路也可以具有用于處理和評估檢測的量的更多功能，從而提供或多或少復(fù)雜集成電路、即所謂SiP (封裝體內(nèi)系統(tǒng))。
[0005]MEMS集成器件也總體包括封裝體(即容器)，該容器全部或者部分包圍器件的裸片從而保證保護(hù)裸片免受外部媒介并且實(shí)現(xiàn)朝著外部環(huán)境的電連接。MEMS集成器件在對應(yīng)封裝體以內(nèi)的組裝通常作為整體限定為“芯片”，并且可以例如電連接到其中將使用MEMS集成器件的電子裝置的印刷電路板。
[0006]具體而言，在機(jī)械結(jié)構(gòu)具有被設(shè)計(jì)用于經(jīng)歷作為待檢測量的函數(shù)的可變形元件(例如柱或者膜)時(shí)，封裝體包括限定至少一個(gè)腔的覆蓋結(jié)構(gòu)或者帽，該腔是以創(chuàng)建如下空的空間這樣的方式在與相同可變形元件對應(yīng)的位置提供的，該空間保證它們的自由移動并且未更改它們的變形。另外，如果需要與外界的射流連接(例如用于壓力或者聲波進(jìn)入)，則經(jīng)過覆蓋結(jié)構(gòu)可以提供訪問開口。
[0007]限定為“晶片級封裝體”的已知封裝體結(jié)構(gòu)由于它允許實(shí)現(xiàn)未從封裝的裸片的尺度顯著偏離的所得尺度而在便攜應(yīng)用的情況下特別有利。簡言之，對應(yīng)封裝技術(shù)構(gòu)思使用標(biāo)準(zhǔn)裸片微加工工藝也用于獲得對應(yīng)封裝體，從而在晶片級(即在對應(yīng)單片化操作之前)也提供用于覆蓋和保護(hù)裸片的結(jié)構(gòu)以及朝著外界環(huán)境的對應(yīng)電和/或射流連接，因此簡化和統(tǒng)一整個(gè)制造工藝。
[0008]在膜微機(jī)械結(jié)構(gòu)等(即包括更多或者不同可變形元件)的情況下，腔的所需存在造成例如由于對于具有覆蓋結(jié)構(gòu)的功能的、在BT(雙馬來酰亞胺三嗪)型復(fù)合襯底中經(jīng)常提供的腔的壁的厚度要求而難以獲得所得封裝體尺度的所需減少。此外，尺度的明顯減少造成在頂部閉合腔的覆蓋結(jié)構(gòu)的制造步驟中的更大困難以及與使用的材料的熱膨脹系數(shù)不匹配有聯(lián)系的主要問題。
[0009]總體而言，性能的可靠性和穩(wěn)定性問題可能隨著封裝體的尺度減少而出現(xiàn)，這可能危及所得集成器件的操作。
[0010]因此在本領(lǐng)域中感覺需要改進(jìn)并且進(jìn)一步簡化MEMS集成器件的封裝技術(shù)，特別是為了在存在膜微機(jī)械結(jié)構(gòu)(等)的情況下減少尺寸。
實(shí)用新型內(nèi)容
[0011]本公開旨在改進(jìn)并且進(jìn)一步簡化MEMS集成器件的封裝技術(shù)，特別是為了在存在膜微機(jī)械結(jié)構(gòu)(等)的情況下減少尺寸。
[0012]本公開的一個(gè)方面提供一種用于MEMS集成器件的封裝體，所述封裝體包括:
[0013]第一本體，包括半導(dǎo)體材料并且集成微機(jī)械結(jié)構(gòu)；
[0014]第二本體，包括半導(dǎo)體材料并且具有有源區(qū)域，所述有源區(qū)域集成電子電路并且耦合到所述微機(jī)械結(jié)構(gòu)，所述第二本體限定所述封裝體的基部部分并且具有外表面和耦合到所述第一本體的內(nèi)表面；
[0015]第一電接觸，定位于所述外表面上并且耦合到所述電子電路；
[0016]路由層，具有與所述基部部分的所述外表面相接觸的內(nèi)表面；
[0017]電接觸元件，定位于所述路由層的所述外表面上，所述路由層在所述第一電接觸和所述電接觸元件之間提供電連接路徑；以及
[0018]第三本體，耦合到所述第二本體以閉合用于容納所述第一本體的容納空間，所述第三本體限定用于所述封裝體的覆蓋部分。
[0019]優(yōu)選地，所述第二本體具有腔，所述腔具有在所述基部部分的所述內(nèi)表面處的基部，所述第一本體耦合到所述基部，所述腔至少部分限定所述容納空間。
[0020]優(yōu)選地，所述第二本體中的所述腔在豎直方向上具有適應(yīng)所述第一本體的厚度的深度。
[0021]優(yōu)選地，所述第三本體具有與所述第二本體中的所述腔連通的腔，所述第三本體的所述腔與所述第二本體的所述腔聯(lián)合地限定用于容納所述第一本體的所述容納空間。
[0022]優(yōu)選地，還包括定位于所述基部部分的所述內(nèi)表面上的第二電接觸，其中所述第二本體包括電穿通過孔，所述電穿通過孔穿越所述有源區(qū)域并且將所述第一電接觸耦合到分別在所述基部部分的所述內(nèi)表面上的所述第二電接觸，所述第二電接觸與所述第一本體中的所述微機(jī)械結(jié)構(gòu)電耦合。
[0023]優(yōu)選地，還包括定位于所述第一本體上的第三電接觸；以及
[0024]將所述第三電接觸電耦合到所述第二電接觸中的一個(gè)第二電接觸的電接線。
[0025]優(yōu)選地，還包括位于所述第二電接觸和倒裝芯片配置中的所述第一本體的有源表面之間的傳導(dǎo)區(qū)域。
[0026]優(yōu)選地，所述第三本體具有面向所述封裝體外部的外表面和面向所述容納空間的內(nèi)表面，并且所述第三本體包括用于射流訪問所述容納空間的至少一個(gè)訪問開口。
[0027]優(yōu)選地，所述第三本體包括半導(dǎo)體材料。
[0028]優(yōu)選地，所述第三本體具有側(cè)部部分并且所述第二本體具有側(cè)部部分，所述第二本體和所述第三本體的所述側(cè)部部分界定所述容納空間，所述封裝體還包括將所述第二本體的鍵合區(qū)域與所述第三本體的鍵合區(qū)域分別鍵合的鍵合區(qū)域。
[0029]優(yōu)選地，所述第三本體具有腔，所述腔具有被配置為適應(yīng)所述第一本體的厚度的深度。
[0030]優(yōu)選地，所述電接觸元件包括凸塊或者傳導(dǎo)焊區(qū)的陣列。
[0031]優(yōu)選地，還包括涂層，所述涂層涂覆所述第二本體和所述第三本體的多個(gè)部分以及所述路由層的所述外表面的多個(gè)部分。
[0032]本公開的另一方面提供一種電子裝置，包括:
[0033]封裝體，所述封裝體包括:
[0034]第一本體，包括半導(dǎo)體材料并且集成微機(jī)械結(jié)構(gòu)；
[0035]第二本體，包括半導(dǎo)體材料并且具有有源區(qū)域，所述有源區(qū)域集成電子電路并且耦合到所述微機(jī)械結(jié)構(gòu)，所述第二本體限定所述封裝體的基部部分并且具有外表面和耦合到所述第一本體的內(nèi)表面；
[0036]第一電接觸，定位于所述外表面上并且耦合到所述電子電路；
[0037]路由層，具有與所述基部部分的所述外表面相接觸的內(nèi)表面；
[0038]電接觸元件，定位于所述路由層的所述外表面上，所述路由層在所述第一電接觸和所述電接觸元件之間提供電連接路徑；以及
[0039]第三本體，耦合到所述第二本體以閉合用于容納所述第一本體的容納空間，所述第三本體限定用于所述封裝體的覆蓋部分；以及
[0040]印刷電路板，耦合到所述封裝體的所述電接觸元件。
[0041]優(yōu)選地，所述第二本體具有腔，所述腔具有在所述基部部分的所述內(nèi)表面處的基部，所述第一本體耦合到所述基部，所述腔至少部分限定所述空間。
[0042]使用ASIC晶片與關(guān)聯(lián)的路由層作為所得封裝體的基部用于電連接到外界避免了需要使用基部襯底和更多中間連接結(jié)構(gòu)；在覆蓋結(jié)構(gòu)與集成ASIC電子電路的ASIC晶片之間的直接耦合也是有利的；除了簡化制造工藝并且使它更有生產(chǎn)力之外，還有可能減少與材料的熱膨脹系數(shù)不匹配有聯(lián)系的問題并且因此增加所得集成器件的電性能。這些特征因此使描述的組件特別適合于便攜應(yīng)用。
【專利附圖】

【附圖說明】
[0043]為了更好地理解本公開，現(xiàn)在僅通過非限制示例并且參照附圖描述其優(yōu)選實(shí)施例，在附圖中:
[0044]圖1a-1k是根據(jù)本公開的一個(gè)實(shí)施例的MEMS集成器件的制造工藝的相繼步驟中的晶片級封裝體的截面；
[0045]圖2-5示出圖1a-1k的MEMS集成器件的變化；
[0046]圖6a_6c是根據(jù)本公開的一個(gè)不同實(shí)施例的制造工藝的相繼步驟中的晶片級封裝體的截面；
[0047]圖7-8示出圖6a_6c的MEMS集成器件的變化；并且
[0048]圖9是并入MEMS集成器件的電子裝置的總框圖?！揪唧w實(shí)施方式】
[0049]具體而言，并且參照圖la，制造工藝的初始步驟構(gòu)思提供包括半導(dǎo)體材料(具體為硅)的ASIC晶片2，該ASIC晶片集成ASIC電子電路3’，該ASIC電子電路僅在相同圖1a中(被示意地表示)并且以已知方式由用已知半導(dǎo)體微加工技術(shù)提供的多個(gè)有源和/或無源電子部件(諸如晶體管、電容器、電感器、電阻器、放大器等)形成。
[0050]ASIC晶片2具有前表面2a和后表面2b，在該前表面處提供其中制作前述ASIC電子電路3’的有源區(qū)域3，該后表面在代表ASIC晶片2的厚度的豎直方向z上與前表面2a相對，該豎直方向與相同ASIC晶片2的主要延伸水平面正交，該水平面由第一水平軸X和第二水平軸y限定。
[0051]具體而言，ASIC晶片2在前表面2a上具有其中提供用于連接對應(yīng)電子部件的電接觸或者焊盤的所謂“頂部金屬層”4(被示意地表示)(以未圖示的已知方式，還存在用于相互分離電接觸的電介質(zhì)區(qū)域)。
[0052]根據(jù)本實(shí)施例的一個(gè)方面，在頂部金屬層4上方形成重新分布層(RdL)或者路由層6，該RdL或者路由層具有被設(shè)計(jì)用于與外部環(huán)境接觸的相應(yīng)前表面6a以及后表面6b，該后表面與ASIC晶片2接觸并且在該后表面內(nèi)(以已知的、但是這里未具體描述的方式)限定電路徑和接觸以便重新分布和路由來自ASIC電子電路3’和來自頂部金屬層4中的對應(yīng)電接觸的電信號，該頂部金屬層朝著其上將形成電接觸元件(所謂“凸塊”或者“焊區(qū)”)的前表面6a，見下文描述。重新分布層6中的各自連接到由頂部金屬層4限定的至少一個(gè)電接觸的電連接路徑通過絕緣材料區(qū)域彼此電絕緣；換而言之，如在另一方面為本領(lǐng)域技術(shù)人員所清楚的那樣，重新分布層6包括傳導(dǎo)材料區(qū)域和絕緣材料區(qū)域。
[0053]在圖1b中所不制造工藝的后續(xù)步驟中，ASIC晶片2受到回蝕，從而造成從后表面2b開始形成在豎直方向z上具有例如在300與700 μ m之間包括的厚度(并且例如在水平平面xy中具有矩形形狀)的腔8。在底部打開的腔8橫向地裝入在由ASCI晶片2的壁部分限定的壁之間，并且在ASIC晶片2的后表面2b處具有被其中提供ASIC電子電路3’(這里未圖示)的有源區(qū)域3從ASIC晶片2的前表面2a分離的基部8a。
[0054]然后(圖1c)，通過電連接，從腔8的基部8a開始并且在頂部金屬層4終止，經(jīng)過有源區(qū)域3和頂部金屬層4的厚度提供連接到相同頂部金屬層4中的相應(yīng)電接觸的所謂“電過孔”9。
[0055]如圖1d中所示，現(xiàn)在在腔8的基部8a上方形成和限定接觸金屬層10，而設(shè)置對應(yīng)部分與電過孔9接觸。以這里未具體圖示、但是將為本領(lǐng)域技術(shù)人員所清楚的方式，適當(dāng)限定和圖案化接觸金屬層10以提供電路徑、跡線和電接觸或者鍵合焊盤(借助適當(dāng)絕緣材料相互電絕緣)。
[0056]在ASIC晶片2和對應(yīng)的ASIC電子電路3’的電測試之后，在相同電測試產(chǎn)生肯定結(jié)果的情況下，倒置轉(zhuǎn)動ASIC晶片2，見圖le，并且在腔8內(nèi)容納MEMS裸片12 ;以示意方式示出的MEMS裸片12集成例如包括膜或者另一可變形機(jī)械元件(未具體圖示)的微機(jī)械結(jié)構(gòu)12’(僅在相同圖1e中示意地圖示)。
[0057]具體而言，MEMS裸片12具有其中提供微機(jī)械結(jié)構(gòu)12’的前表面12a和借助粘合區(qū)域13機(jī)械地耦合到腔8的基部8a的后表面12b。
[0058]在圖1e中所示實(shí)施例中，用所謂接線鍵合技術(shù)借助電接線14提供在MEMS裸片12中的MEMS結(jié)構(gòu)12’與ASIC晶片2中的ASIC電子電路3’之間的電接觸。具體而言，電接線14將由MEMS裸片12的前表面12a承載的電焊盤15連接到對應(yīng)的電焊盤16，電焊盤16借由從在腔8的基部8a上先前形成的接觸金屬層10開始的選擇性蝕刻和去除來限定。
[0059]另外，通過在相同重新分布層6中提供的對應(yīng)的過孔或者電路徑(這里由19示意地表示和標(biāo)示)借助在重新分布層6的前表面6a上形成的電接觸焊盤18獲得在ASIC晶片2中的ASIC電子電路3’朝著外部環(huán)境之間的電連接。
[0060]在圖1e中所示實(shí)施例中，MEMS裸片12的厚度大于腔8在豎直方向z上的厚度。
[0061]圖1f中所示制造工藝的后續(xù)步驟構(gòu)思將覆蓋晶片20耦合到ASIC晶片2，以便限定用于MEMS裸片12和對應(yīng)的MEMS結(jié)構(gòu)12’ (這里未圖示)的覆蓋結(jié)構(gòu)20’。
[0062]具體而言，覆蓋晶片20具有關(guān)于在水平平面Xy中的延伸與腔8基本上對應(yīng)并且被設(shè)計(jì)用于為封裝體內(nèi)的MEMS裸片12形成所得容納空間22的腔21。
[0063]腔21由覆蓋晶片20的壁部分橫向地界定，這些壁部分用所謂“晶片到晶片鍵合”技術(shù)，即用在晶片之間的直接耦合(例如在工藝溫度兼容的情況下用玻璃熔合或者金屬鍵合，或者另外用使用粘膠或者聚合物的鍵合)借助鍵合區(qū)域23耦合到ASIC晶片2的對應(yīng)的壁部分，
[0064]腔21還在頂部由覆蓋晶片20的覆蓋部分界定，該覆蓋部分在所示實(shí)施例中具有用于從外界朝著容納空間22的穿通開口 24。備選地，以未圖示的方式，可以提供例如以陣列或者以點(diǎn)陣布置的多個(gè)穿通開口 ；作為又一備選，穿通開口 24可以不存在。
[0065]覆蓋晶片20具有被設(shè)計(jì)用于被設(shè)置成與外部環(huán)境接觸的外表面20a和面向腔21的內(nèi)表面20b。
[0066]覆蓋晶片20例如由半導(dǎo)體材料(具體為硅或者備選地為金屬或者塑料材料)制成，并且可能具有涂敷內(nèi)表面20b的金屬層(未圖示)以便提供電磁屏蔽。
[0067]如圖1g中所示，作為整體由25標(biāo)示的電連接元件然后可以形成于在重新分布層6的面向在封裝體外部的環(huán)境的前表面6a上設(shè)置的電接觸焊盤18上；電連接元件25例如可以是“球”或者“凸塊”(在圖1g所示的所謂BG-球柵陣列-封裝體的情況下)或者“焊區(qū)”(在所謂LGA-焊區(qū)柵陣列-的情況下)陣列的形式。
[0068]在制造工藝的這一步驟結(jié)束時(shí)，因此獲得基本組件26。
[0069]圖1h示出前述半導(dǎo)體材料晶片和對應(yīng)封裝體的組件的放大圖，該圖突出在水平平面xy中彼此相鄰地重復(fù)的多個(gè)基本組件26的存在。
[0070]具體而言，設(shè)置覆蓋晶片20的外表面20a與粘合帶或者膜28 (所謂“粘箔”)接觸，然后從重新分布層6的前表面6a開始沿著在相鄰基本組件26之間設(shè)置的鋸切線LT使用特意地提供的鋸切工具(諸如金剛石鋸)來執(zhí)行鋸切操作。
[0071]單獨(dú)基本組件26然后電連接到外部電路并且用于廣泛應(yīng)用范圍。
[0072]備選地，制造工藝可以用最終涂敷和模制步驟繼續(xù)以為每個(gè)基本組件26提供保護(hù)涂層
[0073]在這一情況下，如圖1i中所示，先前已經(jīng)分離的基本組件26再次在這里由29標(biāo)示的又一粘箔上在水平平面xy中被并排布置，而覆蓋晶片20的外表面20a與相同粘箔29接觸。具體而言，相互相鄰的兩個(gè)基本組件26在水平平面xy中被分離間距距離d(可能的是可以在第一和第二水平方向X、y上構(gòu)思不同間距距離)。[0074]備選地，在工藝的這一步驟中，基本組件26可以相互并排布置于通用擱放襯底上。
[0075]然后如圖1j中所示執(zhí)行模制操作用于形成涂層31，即例如由樹脂制成的所謂“模制化合物”，該涂層橫向地包圍每個(gè)基本組件26并且還涂敷重新分布層6的前表面6a，從而讓電連接元件25暴露并且從外界可訪問。例如可以使用所謂“膜輔助模制”(FAM)技術(shù)。在任何情況下，涂層31并未涂敷在模制操作期間事實(shí)上設(shè)置成與粘箔29接觸的覆蓋晶片20的外表面20a和對應(yīng)穿通開口 24。
[0076]圖1k示出后續(xù)最終單片化步驟的結(jié)果，其中執(zhí)行又一鋸切操作用于最終分離另外從粘箔29或者從擱放襯底去除的各種封裝的MEMS集成器件。在制造工藝結(jié)束時(shí)的MEMS集成器件作為整體由32標(biāo)示。
[0077]在與圖1j中所示工藝步驟對應(yīng)的圖2中所示變化解決方案中，提供涂層31以便也涂敷電連接元件25。
[0078]在這一情況下，制造工藝構(gòu)思在單片化步驟之前的打薄操作，即所謂“背部研磨”操作，用于去除涂層31的表面部分和暴露電連接元件25 (可能去除未與重新分布層6接觸的相應(yīng)表面部分)。
[0079]圖3示出再次由32標(biāo)示的在這一變化解決方案中的在制造工藝結(jié)束時(shí)的MEMS集成器件。
[0080]圖4中所示又一變化解決方案構(gòu)思具體使用所謂“倒裝芯片”技術(shù)在MEMS裸片12與ASIC晶片2之間的不同機(jī)械和電耦合。
[0081]在這一情況下，在腔8內(nèi)倒置容納MEMS裸片12，而前表面12面向腔8的基部8a。傳導(dǎo)凸塊34將由MEMS裸片12的前表面12a承載的電焊盤15電連接到已經(jīng)通過選擇性蝕刻和去除在腔8的基部8a上先前形成的接觸金屬層10而限定的電焊盤16。還可以在MEMS裸片12的前表面12a與腔8的基部8a之間提供由絕緣材料制成的粘合區(qū)域35。
[0082]通過示例參照圖4中所示結(jié)構(gòu)，圖5中所示又一變化解決方案(但是清楚的是相似考慮可以應(yīng)用于其它實(shí)施例)構(gòu)思覆蓋晶片20不具有腔21，因此除了可能存在穿通開口 24之外由在豎直方向z上具有均勻厚度并且無腔的半導(dǎo)體、塑料或者金屬材料的本體構(gòu)造。
[0083]在這一變化中，腔8在豎直方向z上的厚度足以完全容納MEMS裸片12的厚度，因此大于MEMS裸片12以及在所示情況下對應(yīng)的傳導(dǎo)凸塊34的總厚度。腔8在這一情況下完全限定容納空間22。
[0084]現(xiàn)在接著首先參照圖6a描述本公開的第二實(shí)施例，該第二實(shí)施例與先前所示實(shí)施例不同基本上在于ASIC晶片2不受到造成形成腔8 (腔8在這一情況下事實(shí)上在所得組件中未被構(gòu)思)的回蝕。
[0085]如圖6a中所示，電過孔9在這一情況下穿越ASIC晶片2的總厚度以便將頂部金屬層4電連接到被設(shè)置成與晶片2的后表面2b接觸的接觸金屬層10 (在這一情況下假如不存在腔8則無凹陷)。
[0086]制造工藝然后以與先前已經(jīng)圖示的方式相似的方式繼續(xù)，而在ASIC晶片2的后表面2b上耦合MEMS裸片12。具體而言，在所示變化中，接線鍵合技術(shù)用于電耦合MEMS裸片12。[0087]如圖6c中所不，然后使用晶片到晶片鍵合技術(shù)在ASIC晶片2上稱合覆蓋晶片20以限定腔21，該腔在這一情況下用于完全(即對于它在豎直方向z上的總厚度)容納MEMS裸片12和對應(yīng)MEMS結(jié)構(gòu)12’(這里未示出);換而言之，在這一情況下，腔21在封裝體內(nèi)完全限定用于MEMS裸片12的容納空間22。
[0088]制造工藝然后繼續(xù)與先前所示步驟完全相似并且未再次具體描述的步驟，直至形成基本組件26和MEMS集成器件32。
[0089]如圖7和8中所示，也可以在制造工藝的第二實(shí)施例的情況下構(gòu)思與先前描述的解決方案完全相似(因而這里不再具體描述)的變化解決方案。
[0090]MEMS集成器件的晶片級封裝和相關(guān)制造工藝的優(yōu)點(diǎn)基于前文描述是清楚的。
[0091]總體而言，再次強(qiáng)調(diào)描述的組件實(shí)現(xiàn)減少M(fèi)EMS集成器件的封裝所需要的尺度而又實(shí)現(xiàn)在單個(gè)封裝體中創(chuàng)建具有多個(gè)功能的完整系統(tǒng)(所謂SiP)。
[0092]具體而言，使用ASIC晶片2與關(guān)聯(lián)路由層6作為所得封裝體的基部用于電連接到外界避免了需要使用基部襯底和更多中間連接結(jié)構(gòu)。
[0093]在ASIC晶片2與覆蓋晶片20之間的晶片到晶片級耦合，(即在覆蓋結(jié)構(gòu)20’與集成ASIC電子電路3的ASIC晶片2之間的直接耦合)也是有利的。
[0094]具體而言，除了簡化制造工藝并且使它更有生產(chǎn)力之外，因此還有可能減少與材料的熱膨脹系數(shù)不匹配有聯(lián)系的問題并且因此增加所得集成器件的電性能。
[0095]這些特征因此使描述的組件特別適合于便攜應(yīng)用。
[0096]就這一點(diǎn)而言，圖9示出使用如先前所示制作的MEMS集成器件32以便提供SiP的電子裝置40。便攜裝置40優(yōu)選地是總體能夠處理、存儲、發(fā)送和接收信號和信息的移動通信設(shè)備，諸如蜂窩電話、智能電話、PDA、寫字板、筆記本以及語音記錄器、具有語音記錄功能的音頻文件播放器、用于視頻游戲的控制臺、照相機(jī)或者攝像機(jī)。
[0097]電子裝置40除了 MEMS集成器件32之外還包括微處理器(CPU)41、連接到微處理器41的存儲器塊42和也連接到微處理器41的輸入/輸出接口 43，例如鍵盤和/或顯示器。
[0098]MEMS集成器件32與微處理器41通信并且具體發(fā)送由與微機(jī)械結(jié)構(gòu)12’關(guān)聯(lián)的ASIC電子電路3’處理的電信號。
[0099]此外，揚(yáng)聲器46可以存在用于可能根據(jù)來自MEMS集成器件32的電信號(例如在MEMS集成器件32是麥克風(fēng)的情況下)在電子裝置40的音頻輸出(未示出)上生成聲音。
[0100]如示意地表示的那樣，電子裝置40具有印刷電路板(PCB) 40’，電子裝置40的元件電耦合到印刷電路板(PCB) 40’并且具體為MEMS集成器件32借助電連接元件25電耦合到印刷電路板(PCB) 40’。
[0101]最后清楚的是可以對本文描述和圖示的內(nèi)容進(jìn)行修改和變化，而未由此脫離本公開的范圍。
[0102]具體而言，描述的封裝體和相關(guān)制造工藝可以應(yīng)用于MEMS裸片12中集成的任何微機(jī)械結(jié)構(gòu)(例如用于任何MEMS檢測結(jié)構(gòu))。
[0103]另外，描述的解決方案也可以應(yīng)用于MEMS集成器件32包括更大數(shù)目的半導(dǎo)體材料裸片或者本體的情況，對于在豎直方向上其堆疊封裝而言，具有減少的空間占用。
[0104]具體而言，在容納空間22中可以可能存在MEMS裸片12和另外更多裸片，這些更多裸片再次利用接線鍵合和/或倒裝芯片技術(shù)用于電連接來集成更多微機(jī)械結(jié)構(gòu)和/或電子部件。
[0105]可以結(jié)合上述各個(gè)實(shí)施例以提供其它實(shí)施例。鑒于以上具體描述可以對實(shí)施例進(jìn)行這些或者其它改變。具體而言，在權(quán)利要求中，所使用的術(shù)語不應(yīng)當(dāng)被解釋為將權(quán)利要求限制于在說明書和權(quán)利要求中所公開的具體實(shí)施例，而應(yīng)當(dāng)被解釋為包括所有可能的實(shí)施例以及這樣的權(quán)利要求所享有的權(quán)利的等價(jià)物的全部范圍。因此，權(quán)利要求不受本公開限制。
【權(quán)利要求】
1.一種用于MEMS集成器件的封裝體，其特征在于，所述封裝體包括: 第一本體，包括半導(dǎo)體材料并且集成微機(jī)械結(jié)構(gòu)； 第二本體，包括半導(dǎo)體材料并且具有有源區(qū)域，所述有源區(qū)域集成電子電路并且耦合到所述微機(jī)械結(jié)構(gòu)，所述第二本體限定所述封裝體的基部部分并且具有外表面和耦合到所述第一本體的內(nèi)表面； 第一電接觸，定位于所述外表面上并且耦合到所述電子電路； 路由層，具有與所述基部部分的所述外表面相接觸的內(nèi)表面； 電接觸元件，定位于所述路由層的所述外表面上，所述路由層在所述第一電接觸和所述電接觸元件之間提供電連接路徑；以及 第三本體，耦合到所述第二本體以閉合用于容納所述第一本體的容納空間，所述第三本體限定用于所述封裝體的覆蓋部分。
2.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，所述第二本體具有腔，所述腔具有在所述基部部分的所述內(nèi)表面處的基部，所述第一本體耦合到所述基部，所述腔至少部分限定所述容納空間。
3.根據(jù)權(quán)利要求2所述的封裝體，其特征在于，所述第二本體中的所述腔在豎直方向上具有適應(yīng)所述第一本體的厚度的深度。
4.根據(jù)權(quán)利要求2所述的封裝體，其特征在于，所述第三本體具有與所述第二本體中的所述腔連通的腔，所述第三本體的所述腔與所述第二本體的所述腔聯(lián)合地限定用于容納所述第一本體的所述容納空間。
5.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，還包括定位于所述基部部分的所述內(nèi)表面上的第二電接觸，其中所述第二本體包括電穿通過孔，所述電穿通過孔穿越所述有源區(qū)域并且將所述第一電接觸耦合到分別在所述基部部分的所述內(nèi)表面上的所述第二電接觸，所述第二電接觸與所述第一本體中的所述微機(jī)械結(jié)構(gòu)電耦合。
6.根據(jù)權(quán)利要求5所述的封裝體，其特征在于，還包括定位于所述第一本體上的第三電接觸；以及 將所述第三電接觸電耦合到所述第二電接觸中的一個(gè)第二電接觸的電接線。
7.根據(jù)權(quán)利要求5所述的封裝體，其特征在于，還包括位于所述第二電接觸和倒裝芯片配置中的所述第一本體的有源表面之間的傳導(dǎo)區(qū)域。
8.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，所述第三本體具有面向所述封裝體外部的外表面和面向所述容納空間的內(nèi)表面，并且所述第三本體包括用于射流訪問所述容納空間的至少一個(gè)訪問開口。
9.根據(jù)權(quán)利要求8所述的封裝體，其特征在于，所述第三本體包括半導(dǎo)體材料。
10.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，所述第三本體具有側(cè)部部分并且所述第二本體具有側(cè)部部分，所述第二本體和所述第三本體的所述側(cè)部部分界定所述容納空間，所述封裝體還包括將所述第二本體的鍵合區(qū)域與所述第三本體的鍵合區(qū)域分別鍵合的鍵合區(qū)域。
11.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，所述第三本體具有腔，所述腔具有被配置為適應(yīng)所述第一本體的厚度的深度。
12.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，所述電接觸元件包括凸塊或者傳導(dǎo)焊區(qū)的陣列。
13.根據(jù)權(quán)利要求1所述的封裝體，其特征在于，還包括涂層，所述涂層涂覆所述第二本體和所述第三本體的多個(gè)部分以及所述路由層的所述外表面的多個(gè)部分。
14.一種電子裝置，其特征在于，包括: 封裝體，所述封裝體包括: 第一本體，包括半導(dǎo)體材料并且集成微機(jī)械結(jié)構(gòu)； 第二本體，包括半導(dǎo)體材料并且具有有源區(qū)域，所述有源區(qū)域集成電子電路并且耦合到所述微機(jī)械結(jié)構(gòu)，所述第二本體限定所述封裝體的基部部分并且具有外表面和耦合到所述第一本體的內(nèi)表面； 第一電接觸，定位于所述外表面上并且耦合到所述電子電路； 路由層，具有與所述基部部分的所述外表面相接觸的內(nèi)表面； 電接觸元件，定位于所述路由層的所述外表面上，所述路由層在所述第一電接觸和所述電接觸元件之間提供電連接路徑；以及 第三本體，耦合 到所述第二本體以閉合用于容納所述第一本體的容納空間，所述第三本體限定用于所述封裝體的覆蓋部分；以及 印刷電路板，耦合到所述封裝體的所述電接觸元件。
15.根據(jù)權(quán)利要求14所述的電子裝置，其特征在于，所述第二本體具有腔，所述腔具有在所述基部部分的所述內(nèi)表面處的基部，所述第一本體耦合到所述基部，所述腔至少部分限定所述空間。
【文檔編號】B81B7/00GK203741034SQ201320593770
【公開日】2014年7月30日 申請日期:2013年9月23日 優(yōu)先權(quán)日:2012年9月24日
【發(fā)明者】F·G·齊廖利 申請人:意法半導(dǎo)體股份有限公司