專利名稱：驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)，特別是有關(guān)于一種可程序化的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)。
背景技術(shù)：
在集成電路的測(cè)試上主要分為下列三種直流電參數(shù)測(cè)試(directcurrent parametric test)、動(dòng)態(tài)功能測(cè)試(dynamic functional test)與交流電參數(shù)測(cè)試(alternating current test)，其中動(dòng)態(tài)功能測(cè)試較為復(fù)雜，也較為重要。為了測(cè)試某一裝置的動(dòng)態(tài)功能，需要提供一驅(qū)動(dòng)器(driver)，以便用來產(chǎn)生驅(qū)動(dòng)該測(cè)試裝置的脈沖(pulses)；一比較器(comparator)，以便用來檢查該裝置的輸出(output)；與一電源供應(yīng)器(power supply)，以便用來供應(yīng)測(cè)試裝置穩(wěn)定的電流。當(dāng)驅(qū)動(dòng)器產(chǎn)生的測(cè)試脈沖送達(dá)被測(cè)試裝置后，此測(cè)試脈沖將會(huì)驅(qū)動(dòng)測(cè)試裝置，并且由測(cè)試裝置產(chǎn)生相應(yīng)的輸出脈沖，此輸出脈沖則會(huì)經(jīng)由比較器來檢查是否與所預(yù)期的相同，以判斷裝置是否正常。
因此，當(dāng)測(cè)試脈沖需要隨著被測(cè)試裝置的不同而改變時(shí)，這意味著驅(qū)動(dòng)器需要適應(yīng)被測(cè)試裝置來改變，然而用來測(cè)試一個(gè)被測(cè)試裝置的測(cè)試脈沖往往多而復(fù)雜，并且不同被測(cè)試裝置所需要的測(cè)試脈沖彼此間的差異也很大。因此驅(qū)動(dòng)器需要根據(jù)被測(cè)試裝置來特別設(shè)計(jì)，所以大部份的驅(qū)動(dòng)器是以ASIC的方式來制造，相對(duì)地在測(cè)試前便需要許多的成本與時(shí)間來設(shè)計(jì)，并且較不具有重復(fù)使用的特性。
一般而言，被測(cè)試裝置的輸出與輸入信號(hào)被稱為脈沖，其主要分為三個(gè)主要要素(elements)，分別為時(shí)間長(zhǎng)度(time)、電位(voltage)與邏輯數(shù)據(jù)(1ogical data)。如圖1A所示，信號(hào)10為一連續(xù)的脈沖，包含邏輯數(shù)據(jù)1與0，邏輯數(shù)據(jù)1與0分別相應(yīng)的一高電位VH與一低電位VL。邏輯數(shù)據(jù)可能有很多不同的呈現(xiàn)方式，例如邏輯數(shù)據(jù)1可為一個(gè)在低電位VL與高電位VH間起伏一次的信號(hào)，也就是此邏輯數(shù)據(jù)1歷時(shí)為一第一時(shí)間T1，并且是在經(jīng)過一第二時(shí)間T2后由低電位VL升為高電位VH，再經(jīng)過一第三時(shí)間T3后由高電位VH降為低電位VL。
由于一般時(shí)脈(時(shí)間脈沖)產(chǎn)生器(timing generator；TG)所產(chǎn)生的信號(hào)周期固定，因此要產(chǎn)生如邏輯數(shù)據(jù)1的脈沖，一般是由一模式P(pattern)信號(hào)來提供高電位VH與低電位VL組合的信號(hào)，再結(jié)合周期為第一時(shí)間T1的主時(shí)脈MC、相差主時(shí)脈第二時(shí)間T2的第一時(shí)脈C1與相差主時(shí)脈第二時(shí)間T2加上第三時(shí)間T3的第二時(shí)脈C2來產(chǎn)生，其中第一時(shí)脈C1與第二時(shí)脈C2分別利用不同延遲線路(delay line)將主時(shí)脈MC延遲來產(chǎn)生。
據(jù)此，一般的驅(qū)動(dòng)器如圖1B所示，包含時(shí)脈產(chǎn)生器TG、模式產(chǎn)生器(pattern generator；PG)、可程序數(shù)據(jù)選擇器(programmable dataselector；PDS)、格式控制器(format controller；FC)與電壓輸入器(voltageinput；VI)。其中時(shí)脈產(chǎn)生器TG用以產(chǎn)生時(shí)脈(時(shí)間脈沖)，如上述的主時(shí)脈MC、第一時(shí)脈C1與第二時(shí)脈C2。模式產(chǎn)生器PG用來產(chǎn)生各種模式(pattern)，再經(jīng)由可程序數(shù)據(jù)選擇器PDS將各模式轉(zhuǎn)向到指定的路徑，并且由格式控制器FC來產(chǎn)生脈沖，最后以電壓輸入器VI將脈沖調(diào)整在適當(dāng)?shù)碾妷汉筝敵觥?br> 綜合上述，測(cè)試脈沖的產(chǎn)生，主要需要時(shí)脈產(chǎn)生器TG所提供的各時(shí)脈來配合模式產(chǎn)生器PG的模式，交由格式控制器FC來完成，其中各時(shí)脈的產(chǎn)生則需要延遲線路來達(dá)成。因此當(dāng)受測(cè)裝置的工作時(shí)脈頻率越高，延遲線路所需要延遲的時(shí)間就相對(duì)越小。然而，在高頻裝置(如無線電通訊芯片)的測(cè)試上，數(shù)字延遲線路(digital delay line)所能夠延遲的時(shí)間往往不夠小，而必需采以模擬延遲線路(analog delay line)來產(chǎn)生，故大部份的驅(qū)動(dòng)器是以ASIC的方式來制造，而其只能提供某一特定的時(shí)脈。由于不同的受測(cè)試裝置其所需要測(cè)試模式(test pattern)不同，故其相應(yīng)的時(shí)脈也就需要跟著調(diào)整，ASIC亦無法達(dá)到此功能。因此，在目前測(cè)試高頻裝置的硬件上，存在著高成本、缺乏重復(fù)使用性與需要額外模擬電路的種種缺點(diǎn)，若解決上述的問題，將能大幅地降低成本與增加時(shí)效。

發(fā)明內(nèi)容
基于前述測(cè)試高頻裝置的硬件上的缺點(diǎn)，本發(fā)明的一主要目的在于提供一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)，該方法與系統(tǒng)不需要提供模擬延遲線路，便可產(chǎn)生高頻的測(cè)試脈沖。
本發(fā)明的另一主要目的在提出一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)，該方法與系統(tǒng)產(chǎn)生的測(cè)試脈沖具有重復(fù)使用的特性。
依據(jù)以上所述的目的，本發(fā)明提出一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)。在決定傳輸時(shí)脈、頻率小于傳輸時(shí)脈的測(cè)試時(shí)脈以及與測(cè)試時(shí)脈相應(yīng)的預(yù)期連續(xù)脈沖后，依據(jù)預(yù)期連續(xù)脈沖與傳輸時(shí)脈來產(chǎn)生復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元，并將這些連續(xù)數(shù)據(jù)位元轉(zhuǎn)換成一序列數(shù)據(jù)串流，最后將此序列數(shù)據(jù)串流依傳輸時(shí)脈輸出，以形成相應(yīng)于測(cè)試時(shí)脈的連續(xù)測(cè)試脈沖。
據(jù)此，本發(fā)明更提出一種產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，包含一時(shí)脈產(chǎn)生器、一儲(chǔ)存單元、一轉(zhuǎn)換單元與一傳輸單元。由時(shí)脈產(chǎn)生器提供傳輸時(shí)脈與頻率小于傳輸時(shí)脈的測(cè)試時(shí)脈，分別給傳輸單元與受測(cè)電子元件，將儲(chǔ)存在儲(chǔ)存單元的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元經(jīng)由轉(zhuǎn)換單元轉(zhuǎn)換成相應(yīng)于傳輸時(shí)脈的序列數(shù)據(jù)串流后，交由傳輸單元依據(jù)傳輸時(shí)脈輸出，以形成相應(yīng)于測(cè)試時(shí)脈的連續(xù)測(cè)試脈沖。


本發(fā)明相對(duì)于現(xiàn)有技術(shù)的優(yōu)點(diǎn)與好處在于參考下列附圖與具體實(shí)施例比較后將更容易顯現(xiàn)，其中圖1A為脈沖主要要素的示意圖；圖1B為先前技術(shù)的功能方塊示意圖；圖2A為本發(fā)明的一具體實(shí)施例的流程圖；圖2B為本發(fā)明的一具體實(shí)施例的輸出示意圖；以及圖3為本發(fā)明的另一具體實(shí)施例的功能方塊示意圖。
主要部份的代表符號(hào)C1第一時(shí)脈C2第二時(shí)脈FC格式控制器MC主時(shí)脈P 模式PDS 可程序數(shù)據(jù)選擇器PG模式產(chǎn)生器T1第一時(shí)間T2第二時(shí)間T3第三時(shí)間VH高電位VI電壓輸入器VL低電位0 邏輯數(shù)據(jù)01 邏輯數(shù)據(jù)110測(cè)試脈沖22預(yù)期連續(xù)脈沖24連續(xù)子脈沖26連續(xù)數(shù)據(jù)位元41時(shí)脈產(chǎn)生器412 傳輸時(shí)脈
414 測(cè)試時(shí)脈42儲(chǔ)存單元422 連續(xù)數(shù)據(jù)位元43轉(zhuǎn)換單元44傳輸單元442 序列數(shù)據(jù)串流444 預(yù)期連續(xù)脈沖45受測(cè)電子元件具體實(shí)施方式
本發(fā)明的一些實(shí)施例會(huì)詳細(xì)描述如下。然而，除了詳細(xì)描述外，本發(fā)明還可以廣泛地在其它的實(shí)施例施行，且本發(fā)明的范圍不受限定，其以所述專利范圍為準(zhǔn)。
再者，為提供更清楚的描述及更易理解本發(fā)明，附圖內(nèi)各部分并沒有依照其相對(duì)尺寸繪圖，某些尺寸與其它相關(guān)尺度相比已經(jīng)被夸張；不相關(guān)的細(xì)節(jié)部分也未完全繪出，以求附圖的簡(jiǎn)潔。
為了解決先前技術(shù)在測(cè)試高頻裝置時(shí)，需要通過模擬延遲線路來達(dá)到數(shù)字延遲的效果，并且能使得測(cè)試裝置的重用性增加，因此本發(fā)明提出一種使用高頻的序列信號(hào)傳輸裝置的串行器(serializer)來傳輸一連串的高頻信號(hào)，利用這些高頻信號(hào)來組合出測(cè)試所需要的脈沖，其中所傳輸?shù)母哳l信號(hào)是將一組數(shù)據(jù)的連續(xù)位經(jīng)串行器送出，因此可針對(duì)不同的測(cè)試脈沖提供不同的數(shù)據(jù)。
電子元件的功能測(cè)試是依據(jù)其測(cè)試時(shí)脈以一預(yù)期連續(xù)脈沖來驅(qū)動(dòng)受測(cè)電子元件，此預(yù)期連續(xù)脈沖相應(yīng)于受測(cè)電子元件的一測(cè)試模式(testpattern)與此測(cè)試模式所相應(yīng)的測(cè)試時(shí)脈，然后再根據(jù)受測(cè)電子元件的輸出脈沖來判斷受測(cè)電子元件是否正常運(yùn)作。據(jù)此，如圖2A所示，本發(fā)明的一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法。首先，在步驟210決定一傳輸時(shí)脈，此傳輸時(shí)脈依據(jù)用以測(cè)試受測(cè)電子元件的測(cè)試時(shí)脈來決定，同時(shí)此傳輸時(shí)脈的頻率為測(cè)試時(shí)脈的頻率的倍數(shù)，并且在測(cè)試時(shí)，傳輸時(shí)脈以相同倍數(shù)的周期與測(cè)試時(shí)脈同步。例如測(cè)試時(shí)脈的周期為100ns，而傳輸時(shí)脈的周期為5ns時(shí)，則測(cè)試時(shí)脈每經(jīng)過1個(gè)周期，而傳輸時(shí)脈在相同時(shí)間就需經(jīng)過20個(gè)周期。本發(fā)明更可適用于傳輸時(shí)脈的周期小于1ns，使得預(yù)期連續(xù)脈沖的控制更為精準(zhǔn)，相對(duì)地適用于受測(cè)電子元件的測(cè)試脈沖的頻率也可以更高。
接下來如步驟220所示，產(chǎn)生多個(gè)連續(xù)數(shù)據(jù)位元，這些數(shù)據(jù)位元依據(jù)預(yù)期連續(xù)脈沖與傳輸時(shí)脈所產(chǎn)生。如圖2B所示，所希望產(chǎn)生給受測(cè)電子元件的預(yù)期連續(xù)脈沖22相應(yīng)于測(cè)試時(shí)脈TC1，其中包含有相應(yīng)于邏輯數(shù)據(jù)1或邏輯數(shù)據(jù)0的各個(gè)脈沖，而各個(gè)脈沖由相應(yīng)于傳輸時(shí)脈的連續(xù)子脈沖24中數(shù)個(gè)子脈沖所構(gòu)成，而每一個(gè)子脈沖于各自的周期中都維持著相同的電位，因此依據(jù)每一個(gè)子脈沖所相應(yīng)的邏輯數(shù)據(jù)便能夠用來產(chǎn)生連續(xù)數(shù)據(jù)位元中所相應(yīng)的位元的值。例如測(cè)試時(shí)脈TC1與傳輸時(shí)脈TC2的周期比例為8∶1，因此預(yù)期連續(xù)脈沖22中的每一個(gè)脈沖，可分別由8個(gè)連續(xù)的子脈沖來產(chǎn)生，每一個(gè)子脈沖所相應(yīng)的邏輯數(shù)據(jù)為1或0。據(jù)此，邏輯數(shù)據(jù)1的脈沖由邏輯數(shù)據(jù)為”00111100”的8個(gè)連續(xù)的子脈沖來產(chǎn)生，而邏輯數(shù)據(jù)0的脈沖由邏輯數(shù)據(jù)為”110000”的8個(gè)連續(xù)的子脈沖來產(chǎn)生。因此，依據(jù)各脈沖所對(duì)應(yīng)的邏輯數(shù)據(jù)便可以用來產(chǎn)生連續(xù)數(shù)據(jù)位元26，例如所產(chǎn)生的連續(xù)數(shù)據(jù)位元26中相應(yīng)于預(yù)期連續(xù)脈沖中邏輯數(shù)據(jù)1與邏輯數(shù)據(jù)0的位元分別為”00111100”與”11000011”。換言之，傳輸時(shí)脈的每一周期送出相應(yīng)于一數(shù)據(jù)位元的一子脈沖，此數(shù)據(jù)位元用以表示此子脈沖的邏輯數(shù)據(jù)，亦即此數(shù)據(jù)位元決定此子脈沖的電位，并且此脈沖于整個(gè)周期都維持在相同電位，據(jù)此，便可以用連續(xù)數(shù)據(jù)位元來表示相應(yīng)的預(yù)期連續(xù)脈沖。
然后，如步驟230所示，依據(jù)這些連續(xù)數(shù)據(jù)位元產(chǎn)生多個(gè)平行的數(shù)據(jù)串流(parallel data streams)，亦即將這些連續(xù)數(shù)據(jù)位元依照順序以間隔(interleave)的方式平均分配于這些平行的數(shù)據(jù)串流。例如，連續(xù)以多條線路傳送一組復(fù)數(shù)個(gè)位元，或者不斷依序讀取一組復(fù)數(shù)個(gè)位元送至一儲(chǔ)存媒體(例如緩存器、讀取緩沖區(qū)、記載體)的復(fù)數(shù)個(gè)儲(chǔ)存單元，來藉由這些多條線路或多個(gè)儲(chǔ)存單元依照順序以間隔(interleave)的方式傳送這些連續(xù)位元組，以形成復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)串流。
再接下來，如步驟240所示，轉(zhuǎn)換該復(fù)數(shù)個(gè)平行數(shù)據(jù)串流成為一序列數(shù)據(jù)串流，此序列數(shù)據(jù)串流以間隔方式反復(fù)依序由復(fù)數(shù)個(gè)平行數(shù)據(jù)串流來接收數(shù)據(jù)位元，使得所有連續(xù)的數(shù)據(jù)位元能依原順序形成一序列數(shù)據(jù)串流。最后，如步驟250所示，預(yù)強(qiáng)調(diào)(pre-emphasize)并輸出此序列數(shù)據(jù)串流至受測(cè)電子元件，此序列數(shù)據(jù)串流依據(jù)傳輸時(shí)脈依序于每一個(gè)周期輸出一位所相應(yīng)的子脈沖，以形成預(yù)期連續(xù)脈沖，其中子脈沖相應(yīng)于復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元中的一位元，并且在子脈沖的周期中，可維持該位元所相應(yīng)的邏輯數(shù)據(jù)所代表的電位。
此外，從上述步驟230與步驟240可知，這些連續(xù)數(shù)據(jù)位元于形成序列數(shù)據(jù)串流前，先存在于數(shù)條線路或儲(chǔ)存單元中，如此才能將這些連續(xù)數(shù)據(jù)位元由應(yīng)用于較低頻率的時(shí)脈的電路或裝置經(jīng)應(yīng)用于較高頻率的時(shí)脈的序列傳輸裝置傳輸出去。由于當(dāng)傳輸時(shí)脈越高時(shí)，脈沖越容易因衰減而有漏失(loss)，因此在傳輸前先經(jīng)過一放大裝置以形成一預(yù)強(qiáng)調(diào)脈沖，用以降低上述的問題。
據(jù)此，本發(fā)明的一具體實(shí)施例一種產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，如圖3所示。測(cè)試脈沖的產(chǎn)生系統(tǒng)包含時(shí)脈產(chǎn)生器41、儲(chǔ)存單元42、轉(zhuǎn)換單元43與傳輸單元44。
如上述步驟210所述，依據(jù)受測(cè)電子元件45用來測(cè)試的測(cè)試時(shí)脈414來決定一傳輸時(shí)脈412，再將所希望產(chǎn)生的預(yù)期連續(xù)脈沖444依照傳輸時(shí)脈412來產(chǎn)生復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元422。測(cè)試時(shí)脈414與傳輸時(shí)脈412由時(shí)脈產(chǎn)生器41來提供，并且這些連續(xù)數(shù)據(jù)位元422儲(chǔ)存在儲(chǔ)存單元42。接下來，如上述的步驟230與步驟240所述，由轉(zhuǎn)換單元43將這些連續(xù)數(shù)據(jù)位元422轉(zhuǎn)換成為一序列數(shù)據(jù)串流442。最后，如上述的步驟250所述，再由傳輸單元44將此序列數(shù)據(jù)串流442依據(jù)傳輸時(shí)脈412以固定頻率輸出固定位元數(shù)，來形成可提供給受測(cè)電子元件45的預(yù)期連續(xù)脈沖444。
轉(zhuǎn)換單元43與傳輸單元44用以將連續(xù)數(shù)據(jù)位元422依傳輸時(shí)脈412輸出，此功能可由一串行器來達(dá)成。串行器的主要功用是將送來的較低速平行數(shù)據(jù)串流(parallel data stream)轉(zhuǎn)成較高速序列數(shù)據(jù)串流(serialdata stream)。此外，本具體實(shí)施例更可包含一連續(xù)數(shù)據(jù)位元產(chǎn)生單元，如此預(yù)期連續(xù)脈沖可以其它形式(如程序代碼、文字?jǐn)?shù)據(jù))輸入，并依據(jù)測(cè)試脈沖與傳輸脈沖來產(chǎn)生連續(xù)數(shù)據(jù)位元。
據(jù)此，本發(fā)明的再一具體實(shí)施例一種用以產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的具有串行器的現(xiàn)場(chǎng)可編程門陣列(Field-ProgrammableGate Array；FPGA)。此具有串行器的現(xiàn)場(chǎng)可編程門陣列(FPGA)具有儲(chǔ)存單元、串行器與時(shí)脈產(chǎn)生器，并提供可編程門陣列用以實(shí)施相關(guān)的功能電路。據(jù)此，上述的連續(xù)數(shù)據(jù)位元儲(chǔ)存可在現(xiàn)場(chǎng)可編程門陣列(FPGA)的儲(chǔ)存單元中，經(jīng)由轉(zhuǎn)換單元將連續(xù)數(shù)據(jù)位元交由串行器來傳輸，串行器以傳輸時(shí)脈來傳輸這些連續(xù)數(shù)據(jù)字節(jié)。時(shí)脈產(chǎn)生器與傳輸單元可實(shí)作于現(xiàn)場(chǎng)可編程門陣列(FPGA)中，亦可由外部電路來提供，并可將連續(xù)數(shù)據(jù)位元產(chǎn)生單元亦實(shí)作于現(xiàn)場(chǎng)可編程門陣列中。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請(qǐng)專利權(quán)利；同時(shí)以上的描述，對(duì)于熟知本技術(shù)領(lǐng)域的專門人士應(yīng)可明了及實(shí)施，因此其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在下述的申請(qǐng)專利范圍中。
權(quán)利要求
1.一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法，其特征在于，包含決定一傳輸時(shí)脈、一預(yù)期連續(xù)脈沖以及與該預(yù)期連續(xù)脈沖相應(yīng)的一測(cè)試時(shí)脈，該測(cè)試時(shí)脈用以提供給一受測(cè)電子元件，其中該傳輸時(shí)脈的頻率大于該測(cè)試時(shí)脈的頻率；產(chǎn)生復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元，該復(fù)數(shù)個(gè)數(shù)據(jù)位元依據(jù)該預(yù)期連續(xù)脈沖與該傳輸時(shí)脈所產(chǎn)生；轉(zhuǎn)換該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元成為一序列數(shù)據(jù)串流；以及輸出該序列數(shù)據(jù)串流至該受測(cè)電子元件，該序列數(shù)據(jù)串流依據(jù)該傳輸時(shí)脈以固定頻率輸出固定位數(shù)來形成該預(yù)期連續(xù)脈沖。
2.如權(quán)利要求1所述的驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法，其中上述的傳輸時(shí)脈的頻率為該測(cè)試時(shí)脈的一倍數(shù)，并且該傳輸時(shí)脈以該倍數(shù)的周期與該測(cè)試時(shí)脈同步。
3.如權(quán)利要求1所述的驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法，其中上述的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元的輸出于該傳輸時(shí)脈的每一周期輸出一子脈沖，該子脈沖相應(yīng)于該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元中的一位，并且該子脈沖于該周期維持該位所相應(yīng)的邏輯數(shù)據(jù)所代表的電位。
4.如權(quán)利要求1所述的驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法，其中更包含一預(yù)強(qiáng)調(diào)的該序列數(shù)據(jù)串流，該序列數(shù)據(jù)串流于輸出前經(jīng)預(yù)強(qiáng)調(diào)后，再達(dá)到該預(yù)期連續(xù)脈沖所相應(yīng)的電位。
5.如權(quán)利要求1所述的驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法，其中上述的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元經(jīng)轉(zhuǎn)換成為復(fù)數(shù)個(gè)平行數(shù)據(jù)串流后，再由該復(fù)數(shù)個(gè)平行數(shù)據(jù)串流轉(zhuǎn)換為該序列數(shù)據(jù)串流。
6.一種產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，其特征在于，包含一時(shí)脈產(chǎn)生器，該時(shí)脈產(chǎn)生器用以提供一測(cè)試時(shí)脈與一傳輸時(shí)脈，該測(cè)試時(shí)脈用以提供給一受測(cè)電子元件，其中該傳輸時(shí)脈的頻率大于該測(cè)試時(shí)脈的頻率；一儲(chǔ)存單元，該儲(chǔ)存單元用以儲(chǔ)存復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元，該復(fù)數(shù)個(gè)數(shù)據(jù)位元相應(yīng)于該傳輸時(shí)脈，并且依據(jù)相應(yīng)于測(cè)試時(shí)脈的一預(yù)期連續(xù)脈沖所產(chǎn)生；一轉(zhuǎn)換單元，該轉(zhuǎn)換單元用以從該儲(chǔ)存單元讀取該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元并轉(zhuǎn)換為一序列數(shù)據(jù)串流；一傳輸單元，該傳輸單元用以輸出該序列數(shù)據(jù)串流，該序列數(shù)據(jù)串流依據(jù)該傳輸時(shí)脈以固定頻率輸出固定位數(shù)來形成該預(yù)期連續(xù)脈沖。
7.如權(quán)利要求6所述的產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，其中上述的傳輸時(shí)脈的頻率為該測(cè)試時(shí)脈的一倍數(shù)，并且該傳輸單元將該傳輸時(shí)脈以該倍數(shù)的周期與該測(cè)試時(shí)脈同步。
8.如權(quán)利要求6所述的產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，其中上述的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元的輸出于該傳輸時(shí)脈的每一周期由該輸出單元輸出一子脈沖，該子脈沖相應(yīng)于該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元中的一位，并且該子脈沖于該周期維持該位所相應(yīng)的邏輯數(shù)據(jù)所代表的電位。
9.如權(quán)利要求6所述的產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的系統(tǒng)，其中上述的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元經(jīng)轉(zhuǎn)換成為復(fù)數(shù)個(gè)平行數(shù)據(jù)串流后，再由該復(fù)數(shù)個(gè)平行數(shù)據(jù)串流轉(zhuǎn)換為該序列數(shù)據(jù)串流。
10.一種用以產(chǎn)生驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的具有串行器的現(xiàn)場(chǎng)可編程門陣列(FPGA)，其特征在于，包含一具有串行器的現(xiàn)場(chǎng)可編程門陣列的裝置，用以提供一測(cè)試時(shí)脈與一傳輸時(shí)脈，分別提供給一受測(cè)電子元件與一串行器，以及用以儲(chǔ)存相應(yīng)于該傳輸時(shí)脈與依據(jù)相應(yīng)于該測(cè)試時(shí)脈的一預(yù)期連續(xù)脈沖所產(chǎn)生的復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元其中該傳輸時(shí)脈的頻率大于該測(cè)試時(shí)脈的頻率；一轉(zhuǎn)換單元，該轉(zhuǎn)換單元讀取已儲(chǔ)存的該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元并交由該串行器輸出，并且該復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元依據(jù)該傳輸時(shí)脈由該串行器以固定頻率輸出固定位數(shù)來形成該預(yù)期連續(xù)脈沖。
全文摘要
一種驅(qū)動(dòng)受測(cè)電子元件的測(cè)試脈沖的產(chǎn)生方法與系統(tǒng)，在決定頻率遠(yuǎn)小于傳輸時(shí)脈的測(cè)試時(shí)脈以及與測(cè)試時(shí)脈相應(yīng)的預(yù)期連續(xù)脈沖后，依據(jù)相應(yīng)于測(cè)試時(shí)脈的預(yù)期連續(xù)脈沖與傳輸時(shí)脈來產(chǎn)生復(fù)數(shù)個(gè)連續(xù)數(shù)據(jù)位元，并在將這些連續(xù)數(shù)據(jù)位元轉(zhuǎn)換成一序列數(shù)據(jù)串流之后，再將此序列數(shù)據(jù)串流依傳輸時(shí)脈輸出，以形成相應(yīng)于測(cè)試時(shí)脈的連續(xù)測(cè)試脈沖。
文檔編號(hào)G01R1/28GK1700022SQ20041004720
公開日2005年11月23日 申請(qǐng)日期2004年5月19日 優(yōu)先權(quán)日2004年5月19日
發(fā)明者張世寶, 林殿方 申請(qǐng)人:京元電子股份有限公司