專(zhuān)利名稱(chēng)：測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于測(cè)試系統(tǒng)，尤指一種可同時(shí)測(cè)試多個(gè)待測(cè)試 芯片的測(cè)試系統(tǒng)。
背景技術(shù)：
為了確保集成電^各(integrated circuit ， IC)出貨時(shí)的品質(zhì)， 在完成制造過(guò)程之后， 一般都會(huì)對(duì)每一個(gè)IC執(zhí)行測(cè)試，制造商 會(huì)依據(jù)對(duì)IC執(zhí)行測(cè)試的結(jié)果，來(lái)決定此個(gè)IC是否合格，并據(jù)以 判斷是否可將此個(gè)I c供應(yīng)給下游的廠商。
請(qǐng)參閱圖1，圖l所示為一般單個(gè)芯片進(jìn)行測(cè)試的示意圖。
如圖1所示，測(cè)試機(jī)(Tester) 10會(huì)通過(guò)通用儀器總線(xiàn)(General Purpose Instrument Bus ， GPIB)12送出的控制指令(Command)來(lái) 控制量測(cè)儀器14，再通過(guò)量測(cè)儀器14對(duì)待測(cè)試芯片16進(jìn)行量測(cè)， 最后再將待測(cè)試芯片16所產(chǎn)生的測(cè)試結(jié)果T R回傳到測(cè)試機(jī)10 中進(jìn)行數(shù)據(jù)分析后，由測(cè)試機(jī)10判定待測(cè)試芯片16是否通過(guò)測(cè) 試。此種方式在同 一 時(shí)間內(nèi)測(cè)試機(jī)10僅能量測(cè)單個(gè)待測(cè)試芯片 16，對(duì)于目前大量生產(chǎn)的商業(yè)模式而言，在實(shí)際應(yīng)用上會(huì)收到 一定的限制。
請(qǐng)參閱圖2,圖2所示為 一般多個(gè)芯片進(jìn)行測(cè)試的示意圖。 測(cè)試機(jī)20通過(guò)通用4義器總線(xiàn)(GPIB)22送出控制指令(Command) 分別控制量測(cè)儀器241 ~ 243,再通過(guò)量測(cè)儀器241 ~ 243切換繼 電器(Relay) 261 ~ 263,選擇其分別對(duì)應(yīng)的待測(cè)試芯片281 ~ 283 來(lái)進(jìn)行量測(cè)，最后再將待測(cè)試芯片281 ~ 283的測(cè)試結(jié)果T^ ~ TR3,回傳到測(cè)試機(jī)20中進(jìn)行數(shù)據(jù)分析。但因?yàn)闇y(cè)試機(jī)20的指令 地址(Address)同 一時(shí)間內(nèi)僅能給一臺(tái)量測(cè)儀器使用，所以需利用繼電器261 263進(jìn)行量測(cè)的控制，此種串行式的芯片測(cè)試架 構(gòu)，雖然可以在同 一工作周期內(nèi)量測(cè)多個(gè)待測(cè)試芯片281 ~ 283， 但亦需花費(fèi)相當(dāng)多的時(shí)間來(lái)進(jìn)行測(cè)試。
采用上述兩種方式進(jìn)行芯片測(cè)試時(shí)，當(dāng)需要進(jìn)行測(cè)試的芯 片數(shù)量相當(dāng)多時(shí)，將會(huì)耗費(fèi)相當(dāng)多的時(shí)間才能完成測(cè)試。因此， 如何在不大幅增加成本的條件下達(dá)成一次測(cè)試多個(gè)芯片的目 的，以提升芯片測(cè)試的速率，已成為芯片測(cè)試的一個(gè)重要課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一，在于提供一種可同時(shí)測(cè)試多個(gè) 芯片的測(cè)試系統(tǒng)，以解決已知技術(shù)所面臨的問(wèn)題。
本發(fā)明揭露一種測(cè)試系統(tǒng)，用來(lái)測(cè)試多個(gè)待測(cè)試元件 (device under test ， DUT )。該測(cè)試系統(tǒng)包括有 一 測(cè)試主機(jī)以及 多個(gè)處理器。測(cè)試主機(jī)用來(lái)提供多個(gè)控制信號(hào)，并依據(jù)該多個(gè) 待測(cè)試元件所產(chǎn)生的多個(gè)量測(cè)結(jié)果，決定該多個(gè)待測(cè)試元件的 測(cè)試結(jié)果。多個(gè)處理器耦接于該測(cè)試主機(jī)，用以依據(jù)該多個(gè)控 制信號(hào)，產(chǎn)生多個(gè)測(cè)試信號(hào)，其中該多個(gè)待測(cè)試元件依據(jù)該多 個(gè)測(cè)試信號(hào)，分別產(chǎn)生相應(yīng)的量測(cè)結(jié)果；多個(gè)量測(cè)儀器，其中 每一量測(cè)儀器耦接于該多個(gè)處理器其中之一以及該多個(gè)待測(cè)試 元件其中之一，用以依據(jù)該多個(gè)測(cè)試信號(hào)其中之一，對(duì)相應(yīng)的
待測(cè)試元件進(jìn)行量測(cè)。
本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主機(jī)依據(jù)該多個(gè)量測(cè)結(jié)果 產(chǎn)生 一 接口控制信號(hào)，再依據(jù)該接口控制信號(hào)決定該多個(gè)待測(cè) 試元件的測(cè)試結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該接口控制信號(hào)包括有多個(gè)測(cè)試 結(jié)束信號(hào)分別表示不同的待測(cè)試元件完成測(cè)試、 一 測(cè)試成功信 號(hào)以表示對(duì)應(yīng)于一測(cè)試結(jié)束信號(hào)所完成測(cè)試的 一待測(cè)試元件通過(guò)測(cè)試、以及 一 測(cè)試失敗信號(hào)以表示對(duì)應(yīng)于 一 測(cè)試結(jié)束信號(hào)所 完成測(cè)試的另 一待測(cè)試元件未通過(guò)測(cè)試。
本發(fā)明所述的測(cè)試系統(tǒng)，該多個(gè)處理器分別包括有一傳輸 接口 ，其中每一該傳輸接口耦接于該多個(gè)量測(cè)儀器其中之一， 用以傳輸該多個(gè)測(cè)試信號(hào)其中之一至相應(yīng)的量測(cè)儀器。
本發(fā)明所述的測(cè)試系統(tǒng)，所述傳輸接口分別為 一通用儀器 總線(xiàn)。
本發(fā)明所述的領(lǐng)'J試系統(tǒng)，該測(cè)試主才幾包括有 一 第 一 傳輸總 線(xiàn)，耦接于該多個(gè)處理器，用以分別傳送該多個(gè)控制信號(hào)至相 應(yīng)的處理器，并用以接收相應(yīng)的量測(cè)結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該多個(gè)處理器分別包括有 一 第二 傳輸總線(xiàn)，耦接于該第一傳輸總線(xiàn)，用以分別接收自該第一傳 輸總線(xiàn)所傳輸?shù)南鄳?yīng)的控制信號(hào)，并用以分別傳送相應(yīng)的量測(cè) 結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該多個(gè)處理器分別包括有一暫存 器，用以分別儲(chǔ)存該多個(gè)待測(cè)試元件所產(chǎn)生的相應(yīng)的量測(cè)結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)另包括有一第一待測(cè) 試元件，該測(cè)試主一幾產(chǎn)生一第一測(cè)試信號(hào)，該第一^f爭(zhēng)測(cè)試元件 依據(jù)該第一測(cè)試信號(hào)，產(chǎn)生一第一量測(cè)結(jié)果，而該測(cè)試主機(jī)依 據(jù)該第 一待測(cè)試元件所產(chǎn)生的該第 一 量測(cè)結(jié)果，決定該第 一待 測(cè)試元件的測(cè)試結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主機(jī)依據(jù)該第 一 量測(cè)結(jié)果 及該多個(gè)量測(cè)結(jié)果產(chǎn)生該接口控制信號(hào)，再依據(jù)該接口控制信 號(hào)決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果。
本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主機(jī)另包括一第一量測(cè)儀 器，耦接于測(cè)試主機(jī)以及該第一待測(cè)試元件，用以依據(jù)該第一 測(cè)試信號(hào)，對(duì)該第 一待測(cè)試元件進(jìn)行量測(cè)。本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主才幾包括 一 第 一 傳輸接口 ， 耦接于該第一量測(cè)儀器，用以傳輸該第一測(cè)試信號(hào)至該第一量 測(cè)儀器。
本發(fā)明所述的測(cè)試系統(tǒng)，該第一傳輸接口為一通用儀器總線(xiàn)。
本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主機(jī)包括一判別模塊，用 以依據(jù)該接口控制信號(hào)決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果。 本發(fā)明所述的測(cè)試系統(tǒng)，該測(cè)試主才幾為 一邏輯測(cè)試才幾。 本發(fā)明所述的淚'j試系統(tǒng)，該多個(gè)待測(cè)試元件分別為 一 集成電路。
本發(fā)明所述的測(cè)試系統(tǒng)，可同時(shí)測(cè)試多個(gè)IC,進(jìn)而大幅才是 升IC測(cè)試的效率。


圖1所示為 一般單個(gè)芯片進(jìn)行測(cè)試的示意圖。
圖2所示為一般多個(gè)芯片進(jìn)行測(cè)試的示意圖。 圖3所示為本發(fā)明所提出測(cè)試系統(tǒng)的示意圖。 圖4所示為本發(fā)明所提出的測(cè)試系統(tǒng)的接口控制信號(hào)的波形圖。
具體實(shí)施例方式
請(qǐng)參閱圖3,圖3所示為本發(fā)明所提出測(cè)試系統(tǒng)的示意圖。 如圖3所示，本實(shí)施例的一種測(cè)試系統(tǒng)30，用來(lái)測(cè)試多個(gè)待測(cè)試 元件321 323。該測(cè)試系統(tǒng)30包括有一測(cè)試主機(jī)34以及多個(gè)處 理器362 363。測(cè)試主機(jī)34用來(lái)提供多個(gè)控制信號(hào)，并依據(jù)該 多個(gè)待測(cè)試元件321 323所產(chǎn)生的多個(gè)量測(cè)結(jié)果T^ TR3，決 定該多個(gè)待測(cè)試元件321 323的測(cè)試結(jié)果。多個(gè)處理器362 363耦接于該測(cè)試主機(jī)34,用以依據(jù)該多個(gè)控制信號(hào)，產(chǎn)生多個(gè) 測(cè)試信號(hào)S t 2 S t 3 。其中該多個(gè)待測(cè)試元件3 2 2 3 2 3依據(jù)該多
個(gè)測(cè)試信號(hào)St2 St3,分別產(chǎn)生該多個(gè)量測(cè)結(jié)果1'R2 TR3。于一
具體實(shí)施例中，該測(cè)試主機(jī)34為一邏輯測(cè)試機(jī)，而所述待測(cè)試 元件321 323分別為一集成電路(integrated circuit, IC)。其中， 測(cè)試主機(jī)34依據(jù)該多個(gè)量測(cè)結(jié)果TR, TR3產(chǎn)生 一 接口控制信號(hào) (interface control signal )，再依據(jù)該4妾口控制信號(hào)決定該多個(gè) 待測(cè)試元件3 21 3 2 3的測(cè)試結(jié)果。
測(cè)試系統(tǒng)30另包括有多個(gè)量測(cè)儀器382 383，分別耦接于 多個(gè)處理器362 363以及該多個(gè)待測(cè)試元件322 323，用以依 據(jù)該多個(gè)測(cè)試信號(hào)St2 St3,對(duì)該多個(gè)待測(cè)試元件322 323進(jìn) 行量測(cè)。多個(gè)處理器362 363中每一個(gè)處理器分別包括有一傳 輸接口 462 463,耦接于該多個(gè)量測(cè)儀器382 383,用以分別 傳輸該多個(gè)測(cè)試信號(hào)ST2 ST3至相對(duì)應(yīng)的該多個(gè)量測(cè)儀器 382 383 。于一實(shí)施例中，所述傳輸接口 462 463分別為 一通 用儀器總線(xiàn)(General Purpose Instrument Bus, GPIB)。
此外，測(cè)試主機(jī)34另包括一判別模塊(圖未示)，耦接于多 個(gè)處理器362 363,用以依據(jù)該多個(gè)量測(cè)結(jié)果Tr2 Tr3,決定 該多個(gè)待測(cè)試元件322 323的測(cè)試結(jié)果。
于 一 實(shí)施例中，該測(cè)試主機(jī)34包括有 一 第 一 傳輸總線(xiàn) (BUS)561,耦接于該多個(gè)處理器362 363,用以分別傳送該多 個(gè)控制信號(hào)至該多個(gè)處理器362 363，并用以接收該多個(gè)量測(cè) 結(jié)果Tr2 Tr3。所述處理器362 363則分別包括有一第二傳輸 總線(xiàn)(BUS) 562 563，耦接于該第 一傳輸總線(xiàn)561,用以分別接 收自該第一傳輸總線(xiàn)561所傳輸?shù)脑摱鄠€(gè)控制信號(hào)，并用以分別 傳送該多個(gè)量測(cè)結(jié)果1、2 1^3。該多個(gè)處理器362 363分別包 括一暫存器(圖未示)，用以分別儲(chǔ)存該多個(gè)待測(cè)試元件322 323所產(chǎn)生的該多個(gè)量測(cè)結(jié)果tr2 tr3，于進(jìn)行測(cè)試時(shí)，處理器
362 363會(huì)先分別將多個(gè)量測(cè)結(jié)果T^ TR3先存放在暫存器 (圖未示)中，最后再將所述量測(cè)結(jié)果TR2 TR3傳送至測(cè)試主機(jī)43 決定所述待測(cè)試元件322 323的測(cè)試結(jié)果。
測(cè)試系統(tǒng)30另包括有 一 第 一待測(cè)試元件321,該測(cè)試主機(jī)34 產(chǎn)生一第 一測(cè)試信號(hào)Sn,該第 一待測(cè)試元件321依據(jù)該第 一測(cè) 試信號(hào)S^，產(chǎn)生一第一量測(cè)結(jié)果TR,。此外，測(cè)試主機(jī)34另包 括一第 一量測(cè)儀器381，耦接于測(cè)試主機(jī)34以及第 一待測(cè)試元件 321,用以依據(jù)該第 一測(cè)試信號(hào)St,,對(duì)該第一待測(cè)試元件321 進(jìn)行量測(cè)。而測(cè)試主機(jī)3 4內(nèi)所包括的判別模塊(圖未示)則會(huì)進(jìn) 一步依據(jù)第 一 待測(cè)試元件3 21所產(chǎn)生的第 一 量測(cè)結(jié)果T R,,決定 該第一待測(cè)試元件321的測(cè)試結(jié)果。其中，測(cè)試主機(jī)34會(huì)利用第 一量測(cè)結(jié)果Tr,以及其他的量測(cè)結(jié)果Tr2 1、3產(chǎn)生該接口控制 信號(hào)(interface control signal),再通過(guò)判別模塊(圖未示)依據(jù) 該接口控制信號(hào)決定該多個(gè)待測(cè)試元件321 323的測(cè)試結(jié)果。
測(cè)試主機(jī)3 4另包括 一 第 一 傳輸接口 4 61,耦接于該第 一 量測(cè) 儀器381,用以傳輸該第一測(cè)試信號(hào)Sn至該第 一量測(cè)儀器381。 于一 實(shí)施例中，第 一傳輸接口 461為 一通用儀器總線(xiàn)(General Purpose Instrument Bus, GPIB)。
請(qǐng)參閱圖3以及圖4，圖4所示為本發(fā)明所提出的測(cè)試系統(tǒng)的 接口控制信號(hào)的波形圖。當(dāng)上述測(cè)試皆完成時(shí)，測(cè)試主機(jī)34會(huì) 依據(jù)最后儲(chǔ)存于每個(gè)處理器的量測(cè)結(jié)果來(lái)產(chǎn)生接口控制信號(hào) (如圖4所示)再通過(guò)判別模塊(圖未示)依據(jù)該接口控制信號(hào)決 定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果3 2 2 3 2 3 。上述接口控制信號(hào) 包括有多個(gè)測(cè)試結(jié)束信號(hào)(end of test signal, EOT signal) E0T1 E0T3、 一測(cè)試成功信號(hào)(pass signal) PASS以及一測(cè) 試失敗信號(hào)(fail signal)FAIL。各個(gè)信號(hào)代表的意義說(shuō)明如下測(cè)試結(jié)束信號(hào)EOT 1 、 EOT2以及EOT3分別表示不同的待測(cè)試元 件321、 322以及323完成測(cè)試，測(cè)試成功信號(hào)PASS則表示待試 測(cè)元件通過(guò)測(cè)試，而測(cè)試失敗信號(hào)FAIL表示1寺測(cè)試元件未通過(guò) 測(cè)試。如圖4所示，以控制信號(hào)SC啟動(dòng)第一次測(cè)試為例，測(cè)試 結(jié)束信號(hào)EOTl以及EOT3所對(duì)應(yīng)待測(cè)試元件321 、 323的結(jié)果為 通過(guò)，而測(cè)試結(jié)束信號(hào)EOT2所對(duì)應(yīng)待測(cè)試元件322的結(jié)果為未 通過(guò)。
由于傳統(tǒng)的測(cè)試方式一次僅能測(cè)試單個(gè)IC.,或者是釆用串 列測(cè)試，進(jìn)行IC測(cè)試會(huì)耗費(fèi)相當(dāng)長(zhǎng)的時(shí)間。相較于已知技術(shù)的 測(cè)試架構(gòu)，本發(fā)明各實(shí)施例的測(cè)試系統(tǒng)采用平行測(cè)試的概念， 除了測(cè)試主機(jī)可以測(cè)試第 一 待測(cè)試元件外，另可外接多臺(tái)處理 器額外測(cè)試多個(gè)^f寺測(cè)試元件，如此可以同時(shí)測(cè)試多個(gè)IC,進(jìn)而 大幅提升IC測(cè)試的效率。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā) 明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神 和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明 的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下
10、 20:測(cè)試扭i
12、 22:通用儀器總線(xiàn)
14、 241、 242、 243、 381、 382、 383:量測(cè)儀器
18、 281、 282、 283:待測(cè)試芯片
261、 262、 263:繼電器
30:測(cè)試系統(tǒng)
321:第一待測(cè)試元件
322、 323:《寺觀K式元^f牛
34: 測(cè)試主機(jī)362、 363:處理器
461:第一傳輸接口
462、 463:傳輸接口
561:第一傳輸總線(xiàn)
562、 563:傳^T總線(xiàn)
ST1、 ST2、 ST3:測(cè)試信號(hào)
TR、 TR1、 TR2、 TR3:量測(cè)結(jié)果
EOT1 ~ EOT3:測(cè)試結(jié)束信號(hào)
PASS:測(cè)試成功信號(hào)
FAIL:測(cè)試失敗信號(hào)
SC:控制信號(hào)。
權(quán)利要求
1. 一種測(cè)試系統(tǒng)，其特征在于，用來(lái)測(cè)試多個(gè)待測(cè)試元件，該測(cè)試系統(tǒng)包括有一測(cè)試主機(jī)，用來(lái)提供多個(gè)控制信號(hào)，并依據(jù)該多個(gè)待測(cè)試元件所產(chǎn)生的多個(gè)量測(cè)結(jié)果，決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果；以及多個(gè)處理器，耦接于該測(cè)試主機(jī)，用以依據(jù)該多個(gè)控制信號(hào)，產(chǎn)生多個(gè)測(cè)試信號(hào)，其中該多個(gè)待測(cè)試元件依據(jù)該多個(gè)測(cè)試信號(hào)，分別產(chǎn)生相應(yīng)的量測(cè)結(jié)果；多個(gè)量測(cè)儀器，每一量測(cè)儀器耦接于該多個(gè)處理器其中之一以及該多個(gè)待測(cè)試元件其中之一，用以依據(jù)該多個(gè)測(cè)試信號(hào)其中之一，對(duì)相應(yīng)的待測(cè)試元件進(jìn)行量測(cè)。
2. 根據(jù)權(quán)利要求l所述的測(cè)試系統(tǒng)，其特征在于，該測(cè)試 主機(jī)依據(jù)該多個(gè)量測(cè)結(jié)果產(chǎn)生一接口控制信號(hào)，再依據(jù)該接口 控制信號(hào)決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果。
3. 根據(jù)^又利要求2所述的測(cè)試系統(tǒng)，其特征在于，該接口 控制信號(hào)包括有多個(gè)測(cè)試結(jié)束信號(hào)分別表示不同的待測(cè)試元件 完成測(cè)試、 一測(cè)試成功信號(hào)以表示對(duì)應(yīng)于一測(cè)試結(jié)束信號(hào)所完 成測(cè)試的一 4寺測(cè)試元件通過(guò)測(cè)試、以及 一 測(cè)試失敗信號(hào)以表示 對(duì)應(yīng)于 一 測(cè)試結(jié)束信號(hào)所完成測(cè)試的另 一 待測(cè)試元件未通過(guò)測(cè) 試。
4. 根據(jù)權(quán)利要求l所述的測(cè)試系統(tǒng)，其特征在于，該多個(gè) 處理器分別包括有一傳輸接口 ，其中每一該傳輸接口耦接于該 多個(gè)量測(cè)儀器其中之一，用以傳輸該多個(gè)測(cè)試信號(hào)其中之一至 相應(yīng)的量測(cè)儀器。
5. 根據(jù)權(quán)利要求4所述的測(cè)試系統(tǒng)，其特征在于，所述傳 輸接口分別為 一通用儀器總線(xiàn)。
6. 根據(jù)權(quán)利要求l所述的測(cè)試系統(tǒng)，其特征在于，該測(cè)試主機(jī)包括有一第一傳輸總線(xiàn)，耦接于該多個(gè)處理器，用以分別 傳送該多個(gè)控制信號(hào)至相應(yīng)的處理器，并用以接收相應(yīng)的量測(cè) 結(jié)果。
7. 根據(jù)權(quán)利要求6所述的測(cè)試系統(tǒng)，其特征在于，該多個(gè) 處理器分別包括有一第二傳輸總線(xiàn)，耦接于該第一傳輸總線(xiàn)， 用以分另1 j接收自該第 一 傳輸總線(xiàn)所傳輸?shù)南鄳?yīng)的控制信號(hào)，并 用以分別傳送相應(yīng)的量測(cè)結(jié)果。
8. 根據(jù)權(quán)利要求l所述的測(cè)試系統(tǒng)，其特征在于，該多個(gè) 處理器分別包括有一暫存器，用以分別儲(chǔ)存該多個(gè)待測(cè)試元件 所產(chǎn)生的相應(yīng)的量測(cè)結(jié)果。
9. 根據(jù)權(quán)利要求l所述的測(cè)試系統(tǒng)，其特征在于，該測(cè)試系統(tǒng)另包括有一第一待測(cè)試元件，該測(cè)試主機(jī)產(chǎn)生一第一測(cè)試 信號(hào)，該第一待測(cè)試元件依據(jù)該第一測(cè)試信號(hào)，產(chǎn)生一第一量 測(cè)結(jié)果，而該測(cè)試主機(jī)依據(jù)該第 一待測(cè)試元件所產(chǎn)生的該第一 量測(cè)結(jié)果，決定該第一待測(cè)試元件的測(cè)試結(jié)果。
10. 根據(jù)4又利要求9所述的測(cè)試系統(tǒng)，其特征在于，該測(cè)試 主機(jī)依據(jù)該第 一 量測(cè)結(jié)果及該多個(gè)量測(cè)結(jié)果產(chǎn)生該接口控制信 號(hào)，再依據(jù)該接口控制信號(hào)決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果。
11. 根據(jù)權(quán)利要求10所述的測(cè)試系統(tǒng)，其特征在于，該測(cè) 試主機(jī)另包括一第一量測(cè)儀器，耦接于測(cè)試主機(jī)以及該第一待 測(cè)試元件，用以依據(jù)該第一測(cè)試信號(hào)，對(duì)該第一待測(cè)試元件進(jìn) 行量測(cè)。
12. 根據(jù)權(quán)利要求ll所述的測(cè)試系統(tǒng)，其特征在于，該測(cè) 試主機(jī)包括一第一傳輸接口 ，耦接于該第一量測(cè)儀器，用以傳 輸該第 一 測(cè)試信號(hào)至該第 一 量測(cè)儀器。
13. 根據(jù)權(quán)利要求12所述的測(cè)試系統(tǒng)，其特征在于，該第 一傳輸接口為一通用儀器總線(xiàn)。
14. 根據(jù)斥又利要求10所述的測(cè)試系統(tǒng)，其特征在于，該測(cè) 試主機(jī)包括一判別模塊，用以依據(jù)該接口控制信號(hào)決定該多個(gè) 待測(cè)試元件的測(cè)試結(jié)果。
15. 根據(jù)權(quán)利要求9所述的測(cè)試系統(tǒng)，其特征在于，該測(cè)試主才幾為 一邏輯測(cè)試才幾。
16. 根據(jù)權(quán)利要求9所述的測(cè)試系統(tǒng)，其特征在于，該多個(gè) 待測(cè)試元件分別為 一集成電路。
全文摘要
本發(fā)明揭露一種測(cè)試系統(tǒng)，用來(lái)測(cè)試多個(gè)待測(cè)試元件。該測(cè)試系統(tǒng)包括有一測(cè)試主機(jī)以及多個(gè)處理器。測(cè)試主機(jī)用來(lái)提供多個(gè)控制信號(hào)，并依據(jù)該多個(gè)待測(cè)試元件所產(chǎn)生的多個(gè)量測(cè)結(jié)果，決定該多個(gè)待測(cè)試元件的測(cè)試結(jié)果。多個(gè)處理器耦接于該測(cè)試主機(jī)，用以依據(jù)該多個(gè)控制信號(hào)，產(chǎn)生多個(gè)測(cè)試信號(hào)，其中該多個(gè)待測(cè)試元件依據(jù)該多個(gè)測(cè)試信號(hào)，分別產(chǎn)生該多個(gè)量測(cè)結(jié)果。本發(fā)明所述的測(cè)試系統(tǒng)，可同時(shí)測(cè)試多個(gè)IC，進(jìn)而大幅提升IC測(cè)試的效率。
文檔編號(hào)G01R31/28GK101435853SQ20071018712
公開(kāi)日2009年5月20日 申請(qǐng)日期2007年11月16日 優(yōu)先權(quán)日2007年11月16日
發(fā)明者滕貞勇, 許益彰, 黃杰威 申請(qǐng)人:普誠(chéng)科技股份有限公司