專利名稱：對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子及構(gòu)建方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可用于非相干信號(hào)檢測的混沌振子構(gòu)建技術(shù)，特別是涉及一種通過相位空間分割和混沌振子內(nèi)部驅(qū)動(dòng)力初相移動(dòng)來構(gòu)建對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的技術(shù)。
背景技術(shù)：
用混沌振子檢測信號(hào)是近年來發(fā)展起來的一項(xiàng)新技術(shù)，該技術(shù)以分析混沌振子的相變狀態(tài)來實(shí)現(xiàn)信號(hào)檢測，即以觀測混沌振子是否呈現(xiàn)大尺度周期軌道現(xiàn)象(或間歇混沌現(xiàn)象)或混沌現(xiàn)象來判定待檢信號(hào)的有無(Guangyu Wang，DajunChen，Jianya Lin and Xing Chen，“The Application of Chaotic Oscillatorto Weak Signal Detection，”IEEE Transaction on Industrial Electronics，vol.46，no.2，pp.440-444，1999.)。
盡管理論和實(shí)驗(yàn)都已證明，在微弱信號(hào)檢測方面混沌振子信號(hào)檢測技術(shù)比現(xiàn)有技術(shù)都更為有效(李月，楊寶俊.混沌振子檢測引論.北京電子工業(yè)出版社，2004.；李月，楊寶俊，石要武.色噪聲背景下微弱正弦信號(hào)的混沌檢測[J].物理學(xué)報(bào)，52(3)526-530，2003.；Xiyi Zhang，Hongxia Guo，Binghe Wang，andPengyi Zhang，“A New Method for Detecting Line Spectrum of Ship-RadiatedNoise Using Duffing Oscillator，”Chinese Science Bulletin，vol.52，no.14，pp.1906-1912，2007.)，但這種信號(hào)檢測還不能在混沌振子內(nèi)部驅(qū)動(dòng)力與待檢信號(hào)不取得一定的相位關(guān)聯(lián)的條件下達(dá)成(李香蓮，機(jī)械振動(dòng)微弱慢頻變信號(hào)的混沌振子檢測，中國機(jī)械工程，2006年17卷1期12-16)。因?yàn)榛煦缯褡有盘?hào)檢測技術(shù)本質(zhì)上是一種相干檢測技術(shù)，它要求待檢信號(hào)的相位必須落在混沌振子的信號(hào)接收窗內(nèi)(以Duffing振子為例，大約為180°左右)。由理論研究表明，任何單一混沌振子的信號(hào)接收窗都不能覆蓋360°全相位空間，因此，就目前人們所掌握的理論和技術(shù)而言，用混沌振子無法實(shí)現(xiàn)對(duì)信號(hào)進(jìn)行非相干檢測。
顯然，解決上述問題的關(guān)鍵是能否找出一種有效的方法來構(gòu)建出只敏感待檢信號(hào)幅度而不敏感待檢信號(hào)相位的混沌振子，即對(duì)待檢信號(hào)相位無敏感性的混沌振子或具有360°全相位信號(hào)接收窗的混沌振子。如果我們能夠找到這樣的任一混沌振子，那么用混沌振子進(jìn)行非相關(guān)信號(hào)檢測的“大門”將被“撬開”。因此，把混沌振子用于非相關(guān)信號(hào)檢測的普適性方法的到來也就將離我們不遠(yuǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種構(gòu)建只敏感待檢信號(hào)幅度而不敏感其相位的對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子及構(gòu)建方法。
本發(fā)明的目的是這樣實(shí)現(xiàn)的 本發(fā)明的對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的構(gòu)成為 包括差分放大單元U1、摸-數(shù)轉(zhuǎn)換單元U2、后置配置單元U3、智能處理單元U4和時(shí)鐘源U5；差分放大單元U1把輸入信號(hào)x(t)轉(zhuǎn)換為差分信號(hào)；摸-數(shù)轉(zhuǎn)換單元U2把x(t)轉(zhuǎn)換為14位的二進(jìn)制數(shù)字信號(hào)，轉(zhuǎn)換時(shí)鐘由智能處理單元U4提供，頻率根據(jù)待檢信號(hào)確定；后置配置單元U3為智能處理單元U4提供后置配置，軟件下載使用JTAG方式；智能處理單元U4為FPGA或SOPC芯片，實(shí)現(xiàn)同頻Duffing振子，算法采用VHDL語言和μ/COSII嵌入式匯編語言實(shí)現(xiàn)；時(shí)鐘源U5為智能處理單元U4提供系統(tǒng)時(shí)鐘。
本發(fā)明的對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的構(gòu)建方法為 1.取M個(gè)頻率歸一化的基本Duffing振子，M≥3； 2.對(duì)M個(gè)基本Duffing振子的頻率歸一化，歸一化方程為 或 其中x(t)＝s(t)+n(t)為外部信號(hào)、s(t)是頻率為ω的待檢信號(hào)、n(t)是噪聲、 a為外部信號(hào)注入強(qiáng)度因子、γcos(t)代表內(nèi)部驅(qū)動(dòng)力； 3.對(duì)M個(gè)基本Duffing振子內(nèi)部驅(qū)動(dòng)力的初始相位進(jìn)行調(diào)整，調(diào)整方程為
或
式中，k＝0，1，…，M-1； 4.利用t＝ωτ把第3步所述的基本Duffing振子轉(zhuǎn)換為如下可檢測頻率為ω的待檢信號(hào)的Duffing振子
或
式中，k＝0，1，…，M-1； 5.把時(shí)間尺度由τ改變到t，并用狀態(tài)方程表示這些Duffing振子為
或
式中，k＝0，1，…，M-1； 6.把M個(gè)以狀態(tài)方程形式描述的Duffing振子接成為一個(gè)整體，其連接方法為把輸入信號(hào)以并聯(lián)的形式連接到每一個(gè)Duffing振子作為共同享有的外部信號(hào)x(t)，把以狀態(tài)方程形式描述的M個(gè)Duffing振子的輸出y1和y2作為一個(gè)整體對(duì)外輸出，即構(gòu)成一個(gè)完整的同頻Duffing振子。
M的最佳取值范圍為4≤M≤5。
下面列舉一個(gè)利用本發(fā)明的同頻Duffing振子進(jìn)行非相干信號(hào)檢測的實(shí)例，以此來表明本發(fā)明的作用。
1、按照模-數(shù)轉(zhuǎn)換器連接同頻Duffing振子，同頻Duffing振子的輸出連接相軌跡分析單元的順序組成硬件系統(tǒng)；其中，相軌跡分析單元為包含M個(gè)顯示窗口的相軌跡圖示裝置。
2、以待檢信號(hào)s(t)的4～10分之一周期作為模-數(shù)轉(zhuǎn)換器的數(shù)據(jù)轉(zhuǎn)換周期和同頻Duffing振子的解算步長。
3、對(duì)同頻Duffing振子中的每一個(gè)以狀態(tài)方程形式描述的Duffing振子均采用四階龍格-庫塔算法解算。
本發(fā)明的關(guān)鍵特征是同頻Duffing振子由M個(gè)同頻、初相位依次互差

以狀態(tài)方程形式描述的Duffing振子所構(gòu)成；具有只敏感待檢信號(hào)幅度而不敏感待檢信號(hào)相位的性質(zhì)；當(dāng)任一非相干待檢信號(hào)出現(xiàn)時(shí)，同頻Duffing振子中至少會(huì)有一個(gè)以狀態(tài)方程形式描述的Duffing振子將呈現(xiàn)大尺度周期軌道現(xiàn)象。
本發(fā)明的實(shí)質(zhì)是利用基本Duffing振子具有窄信號(hào)接收窗(約180°相角寬度)的特性，先用相位分割技術(shù)把待檢信號(hào)相位可能出現(xiàn)的360°全相位空間分割為M個(gè)均等的子相位空間，然后再以初始相位依次移動(dòng)

的一組M個(gè)以狀態(tài)方程形式描述的Duffing振子來構(gòu)造能覆蓋這360°全相位空間的同頻Duffing振子。因此，當(dāng)任一非相干待檢信號(hào)出現(xiàn)時(shí)，同頻Duffing振子中至少會(huì)有一個(gè)以狀態(tài)方程形式描述的Duffing振子的內(nèi)部驅(qū)動(dòng)力將與待檢信號(hào)取得一定的相位關(guān)聯(lián)的條件，故可實(shí)現(xiàn)對(duì)非相干信號(hào)檢測的目的。
本發(fā)明的具體工作過程和原理是 第一步，幅值不超過±0.25V的含噪信號(hào)x(t)經(jīng)由模-數(shù)轉(zhuǎn)換器轉(zhuǎn)化為數(shù)字量，轉(zhuǎn)換速率為待檢信號(hào)頻率的4～10倍； 第二步，把數(shù)字化的x(t)作為外部信號(hào)送入以四階龍格-庫塔算法進(jìn)行解算的同頻Duffing振子中，送入方式由式
或式
確定，解算步長與ADC的轉(zhuǎn)換時(shí)鐘周期相同，運(yùn)算結(jié)果以相軌跡橫、縱坐標(biāo)分量的形式實(shí)時(shí)地送給相軌跡圖示裝置； 第三步，根據(jù)相軌跡圖示裝置顯示的M條軌跡中是否出現(xiàn)大尺度周期軌道現(xiàn)象判決待檢信號(hào)有無。判決規(guī)則是，只要有一條或多于一條軌跡出現(xiàn)大尺度周期軌道現(xiàn)象，即判定待檢信號(hào)存在，否則判定待檢信號(hào)不存在。
本發(fā)明的有益效果在于 1.提供一種具有與現(xiàn)有混沌振子皆然不同性質(zhì)的新型同頻Duffing振子，其構(gòu)建該同頻Duffing振子的思想對(duì)發(fā)展和豐富混沌振子構(gòu)建理論將會(huì)起到積極的推動(dòng)作用。
2.從理論和技術(shù)兩方面都展示了僅敏感待檢信號(hào)幅度但不敏感其相位的混沌振子的可構(gòu)建性，這為未來找到無相位敏感性的普適性混沌振子的構(gòu)建方法具有重要的指導(dǎo)意義。
3.為非相干信號(hào)的混沌振子檢測提供了一種既有效又可行的新方法和技術(shù)解決方案。同頻Duffing振子只敏感待檢信號(hào)幅度而不敏感待檢信號(hào)相位的性質(zhì)特別適用于檢測相位未知信號(hào)的場合。圖3可對(duì)上述情況提供進(jìn)一步地說明。


圖1是本發(fā)明的同頻Duffing振子的連接結(jié)構(gòu)圖； 圖2是本發(fā)明的應(yīng)用實(shí)例的硬件互連原理框圖； 圖3a-圖3e是在不同待檢信號(hào)初相下同頻Duffing振子(M＝4)的輸出相跡圖，其中圖3-a待檢信號(hào)s(t)＝Asin(ωt+0°)、圖3-b待檢信號(hào)s(t)＝Asin(ωt+90°)、圖3-c待檢信號(hào)s(t)＝Asin(ωt+180°)、圖3-d待檢信號(hào)s(t)＝Asin(ωt+270°)、圖3-e待檢信號(hào)s(t)＝Asin(ωt+45°)。
圖4是對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子構(gòu)建方法的一個(gè)實(shí)施例的電原理圖。
具體實(shí)施例方式 下面結(jié)合附圖舉例對(duì)本發(fā)明做更詳細(xì)地描述 結(jié)合圖4，對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的構(gòu)成由差分放大單元U1、模-數(shù)轉(zhuǎn)換單元U2、后置配置單元U3、智能處理單元U4和時(shí)鐘源U5共同組成。外部信號(hào)x(t)接入差分放大單元U1的反相輸入端，差分放大單元U1的差分輸出端接入模-數(shù)轉(zhuǎn)換單元U2的差分輸入端，模-數(shù)轉(zhuǎn)換單元U2的輸出端和控制線連接到智能處理單元U4的I/O輸入端。時(shí)鐘源U5的輸出端與智能處理單元U4的另外一根I/O輸入端連接。后置配置單元U3的配置總線口與智能處理單元U4的配置總線口相互對(duì)應(yīng)連接。JTAG_插座第1腳和5腳分別接后置配置單元U3和智能處理單元U4的TCK和TMS端。JTAG_插座第9腳接后置配置單元U3的TDI端、后置配置單元U3的TDO端接智能處理單元U4的TDI端、智能處理單元U4的TDO端接JTAG_插座第3腳。
U1負(fù)責(zé)把輸入信號(hào)x(t)轉(zhuǎn)換為差分信號(hào)；U2負(fù)責(zé)把x(t)轉(zhuǎn)換為14位的二進(jìn)制數(shù)字信號(hào)，轉(zhuǎn)換時(shí)鐘由U4提供，頻率根據(jù)待檢信號(hào)確定；U3負(fù)責(zé)為智能處理單元U4提供后置配置，軟件下載使用JTAG方式；U4為FPGA或SOPC芯片，負(fù)責(zé)實(shí)現(xiàn)同頻Duffing振子，算法采用VHDL語言和μ/COSII嵌入式匯編語言實(shí)現(xiàn)；U5負(fù)責(zé)為U4提供系統(tǒng)時(shí)鐘。
本實(shí)施例采用的具體參數(shù)是 1.x(t)為包含待檢信號(hào)和噪聲的外部信號(hào)，幅度峰-峰值不大于±0.25V。
2.A/D轉(zhuǎn)換時(shí)鐘為360.5MHz。
3.待檢信號(hào)頻率為36.05MHz。
4.同頻Duffing振子模型為
式中，M＝4；k＝0，1，…，4。
5.同頻Duffing振子的解算采用四階龍格-庫塔法。
以上描述為本發(fā)明的一種實(shí)施例，根據(jù)本發(fā)明的技術(shù)方案可以進(jìn)行相應(yīng)變化。
本發(fā)明的實(shí)現(xiàn)步驟是 1.選取M個(gè)頻率歸一化的基本Duffing振子來構(gòu)造對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子，根據(jù)我們的經(jīng)驗(yàn)，一般須M≥3，但4≤M≤5具有最佳性能。
2.所選的M個(gè)基本Duffing振子的頻率歸一化方程必須同時(shí)具有下列特征 或 式中，x(t)＝s(t)+n(t)為外部信號(hào)，s(t)是頻率為ω的待檢信號(hào)，n(t)是噪聲，a為外部信號(hào)注入強(qiáng)度因子；γcos(t)代表內(nèi)部驅(qū)動(dòng)力。
3.為覆蓋360°全相位空間，對(duì)所選的M個(gè)基本Duffing振子內(nèi)部驅(qū)動(dòng)力的初始相位調(diào)整如下
或
式中，k＝0，1，…，M-1。
4.利用t＝ωτ把由方程(3)或(4)描述的基本Duffing振子轉(zhuǎn)換為可檢測頻率為ω的待檢信號(hào)的Duffing振子如下
或
式中，k＝0，1，…，M-1。
5.把時(shí)間尺度由τ改變到t，并用狀態(tài)方程表示這些Duffing振子為
或
式中，k＝0，1，…，M-1。
6.把M個(gè)以狀態(tài)方程形式描述的Duffing振子按圖1所示的方式連接成為一個(gè)整體，即構(gòu)成一個(gè)完整的同頻Duffing振子。圖中，y1和y2分別為以狀態(tài)方程形式描述的各Duffing振子的輸出。
7.用同頻Duffing振子進(jìn)行非相干信號(hào)檢測的硬件系統(tǒng)可參考圖2。圖中，相軌跡分析單元為包含M個(gè)顯示窗口的相軌跡圖示裝置。
8.以待檢信號(hào)s(t)的4～10分之一周期作為模-數(shù)轉(zhuǎn)換器的數(shù)據(jù)轉(zhuǎn)換周期和同頻Duffing振子的解算步長。
9.對(duì)同頻Duffing振子中的每一個(gè)以狀態(tài)方程形式描述的Duffing振子均采用四階龍格-庫塔算法解算。
權(quán)利要求
1、一種對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子，其特征是包括差分放大單元(U1)、摸-數(shù)轉(zhuǎn)換單元(U2)、后置配置單元(U3)、智能處理單元(U4)和時(shí)鐘源(U5)；差分放大單元(U1)把輸入信號(hào)x(t)轉(zhuǎn)換為差分信號(hào)；摸-數(shù)轉(zhuǎn)換單元(U2)把x(t)轉(zhuǎn)換為14位的二進(jìn)制數(shù)字信號(hào)，轉(zhuǎn)換時(shí)鐘由智能處理單元(U4)提供，頻率根據(jù)待檢信號(hào)確定；后置配置單元(U3)為智能處理單元(U4)提供后置配置，軟件下載使用JTAG方式；智能處理單元(U4)為FPGA或SOPC芯片，實(shí)現(xiàn)同頻Duffing振子，算法采用VHDL語言和μ/COSII嵌入式匯編語言實(shí)現(xiàn)；時(shí)鐘源(U5)為智能處理單元(U4)提供系統(tǒng)時(shí)鐘。
2、一種對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的構(gòu)建方法，其特征是
(1)取M個(gè)頻率歸一化的基本Duffing振子，M≥3；
(2)對(duì)M個(gè)基本Duffing振子的頻率歸一化，歸一化方程為
或
其中x(t)＝s(t)+n(t)為外部信號(hào)、s(t)是頻率為ω的待檢信號(hào)、n(t)是噪聲、α為外部信號(hào)注入強(qiáng)度因子、γcos(t)代表內(nèi)部驅(qū)動(dòng)力；
(3)對(duì)M個(gè)基本Duffing振子內(nèi)部驅(qū)動(dòng)力的初始相位進(jìn)行調(diào)整，調(diào)整方程為
或
式中，k＝0，1，…，M-1；
(4)利用t＝ωτ把第3步所述的基本Duffing振子轉(zhuǎn)換為如下可檢測頻率為ω的待檢信號(hào)的Duffing振子
或
式中，k＝0，1，…，M-1；
(5)把時(shí)間尺度由τ改變到t，并用狀態(tài)方程表示這些Duffing振子為
或
式中，k＝0，1，…，M-1；
(6)把M個(gè)以狀態(tài)方程形式描述的Duffing振子接成為一個(gè)整體，其連接方法為把輸入信號(hào)以并聯(lián)的形式連接到每一個(gè)Duffing振子作為共同享有的外部信號(hào)x(t)，把以狀態(tài)方程形式描述的M個(gè)Duffing振子的輸出y1和y2作為一個(gè)整體對(duì)外輸出，即構(gòu)成一個(gè)完整的同頻Duffing振子。
3、根據(jù)權(quán)利要求2所述的對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子的構(gòu)建方法，其特征是M的最佳取值范圍為4≤M≤5。
全文摘要
本發(fā)明提供的是一種對(duì)待檢信號(hào)相位無敏感性的同頻Duffing振子及構(gòu)建方法。包括差分放大單元、摸-數(shù)轉(zhuǎn)換單元、后置配置單元、智能處理單元和時(shí)鐘源；差分放大單元把輸入信號(hào)x(t)轉(zhuǎn)換為差分信號(hào)；摸-數(shù)轉(zhuǎn)換單元把x(t)轉(zhuǎn)換為14位的二進(jìn)制數(shù)字信號(hào)，轉(zhuǎn)換時(shí)鐘由智能處理單元提供，頻率根據(jù)待檢信號(hào)確定；后置配置單元為智能處理單元提供后置配置，軟件下載使用JTAG方式；智能處理單元為FPGA或SOPC芯片，實(shí)現(xiàn)同頻Duffing振子，算法采用VHDL語言和μ/COSII嵌入式匯編語言實(shí)現(xiàn)；時(shí)鐘源為智能處理單元提供系統(tǒng)時(shí)鐘。本發(fā)明提供一種具有與現(xiàn)有混沌振子皆然不同性質(zhì)的新型同頻Duffing振子，其構(gòu)建該同頻Duffing振子的思想對(duì)發(fā)展和豐富混沌振子構(gòu)建理論將會(huì)起到積極的推動(dòng)作用。
文檔編號(hào)G01H17/00GK101476932SQ20081020973
公開日2009年7月8日 申請(qǐng)日期2008年12月19日 優(yōu)先權(quán)日2008年12月19日
發(fā)明者付永慶, 林 張, 吳冬梅, 趙武生, 芳 張 申請(qǐng)人:哈爾濱工程大學(xué)