專(zhuān)利名稱(chēng)：測(cè)量裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種裝置，且特別是涉及一種測(cè)量裝置。
背景技術(shù)：
隨著電子系統(tǒng)產(chǎn)品逐漸縮小化，從傳統(tǒng)電路板上布滿了的各種元件，逐漸變成縮裝在單一封裝結(jié)構(gòu)內(nèi)，進(jìn)而走進(jìn)異質(zhì)整合單一芯片中。而在這個(gè)整合過(guò)程中，具備系統(tǒng)多功能、異質(zhì)的單一芯片結(jié)構(gòu)，需要因應(yīng)不同材料而需要不同的制作工藝。然而，這個(gè)情況下必須花費(fèi)極大的時(shí)間及投資，面對(duì)目前產(chǎn)品周期短、低成本生產(chǎn)的市場(chǎng)型態(tài)，發(fā)展系統(tǒng)整合異質(zhì)芯片似乎緩不濟(jì)急。因此，將具有不同功能芯片整合在一封裝結(jié)構(gòu)內(nèi)，便成為值得發(fā)展的方向。目前針對(duì)將不同芯片整合在同一封裝結(jié)構(gòu)的技術(shù)，包括有系統(tǒng)芯片(System on Chip, SoC)和系統(tǒng)封裝(System in Package, SiP)等技術(shù)。在這些技術(shù)中，通常是將多顆芯片封裝成一個(gè)封裝元件。其中，芯片可均布在基板上，或是采用芯片直接堆疊的方式。另外，還有一種解決方案，就是把不同的芯片完全以凸塊堆疊的方式，堆疊成一整組芯片(通常會(huì)搭配晶片薄化)。在凸塊堆疊的結(jié)構(gòu)中，由于是多層芯片通過(guò)凸塊接合堆疊在一起，因此就增加了結(jié)構(gòu)的復(fù)雜度。而為了觀測(cè)每一芯片以凸塊堆疊之后，例如因各種不同芯片的熱膨脹系數(shù)差異對(duì)各個(gè)芯片及凸塊所造成的熱應(yīng)力/應(yīng)變狀態(tài)，或外力或重力所引出的機(jī)械應(yīng)力/應(yīng)變，必須發(fā)展出一些新的測(cè)量方法，以能夠有效地、即時(shí)地得知芯片內(nèi)部的應(yīng)力/應(yīng)變狀態(tài)，并利用這些即時(shí)資訊加快設(shè)計(jì)或制作工藝改善的時(shí)程以提升競(jìng)爭(zhēng)力。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種測(cè)量裝置，可以測(cè)量芯片在各種溫度下所承受的應(yīng)力。為達(dá)上述目的，本發(fā)明的測(cè)量裝置包括一第一芯片、一第一線路層、一第一加熱元件、一第一應(yīng)力感測(cè)器以及一第二線路層。第一芯片具有一第一導(dǎo)通孔及相對(duì)的一第一表面與一第二表面。第一線路層配置于第一表面。第一加熱元件配置于第一表面并電連接第一線路層。第一應(yīng)力感測(cè)器配置于第一表面并電連接第一線路層。第二線路層配置于第二表面。基于上述，本發(fā)明的測(cè)量裝置可利用加熱單元來(lái)模擬各種工作溫度，以測(cè)量芯片在各種工作溫度時(shí)的熱阻。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說(shuō)明如下。


圖IA為本發(fā)明的一較佳實(shí)施例的一種測(cè)量系統(tǒng)的系統(tǒng)方塊圖IB為導(dǎo)電材料受外力而伸展的狀態(tài)；圖IC為壓阻測(cè)量元件與座標(biāo)軸所夾的角度；圖2A為本發(fā)明另一實(shí)施例的一種測(cè)量裝置的局部封裝結(jié)構(gòu)圖；圖2B為圖2A的測(cè)量裝置的三維視圖；圖3A為芯片在三維方向中承受應(yīng)力/應(yīng)變的示意圖；圖IBB是等效的幾何圖形；圖4為本發(fā)明另一實(shí)施例的一種測(cè)量裝置的局部封裝結(jié)構(gòu)圖；圖5為本發(fā)明另一實(shí)施例的一種測(cè)量裝置的局部封裝結(jié)構(gòu)圖；圖6為本發(fā)明另一實(shí)施例的一種測(cè)量裝置的局部封裝結(jié)構(gòu)圖。主要元件符號(hào)說(shuō)明100 測(cè)量系統(tǒng)102:集成電路裝置104 分析模塊Si+、Sl-感測(cè)信號(hào)1000、1002、1004、1006 測(cè)量裝置1100、1400:芯片1110、1340、1402 導(dǎo)通孔1120、1130、1404、1406 表面1200、1230、1320、1360、1410、1420 線路層1210、1250、1430、1440 加熱元件1220U260U450U460 應(yīng)力感測(cè)器1240、1350、1480 傳導(dǎo)元件1310 焊墊1330、1470 凸塊
具體實(shí)施例方式圖IA繪示為依照本發(fā)明的一較佳實(shí)施例的一種測(cè)量系統(tǒng)的系統(tǒng)方塊圖。請(qǐng)參照?qǐng)D1A，本實(shí)施例所提供的測(cè)量系統(tǒng)100，可以測(cè)量一具有堆疊結(jié)構(gòu)的集成電路裝置102。其中，集成電路裝置102內(nèi)至少配置有一感測(cè)器(以下會(huì)有詳細(xì)的說(shuō)明)，可以測(cè)量集成電路 102內(nèi)部芯片的電阻值，并且可以產(chǎn)生一組感測(cè)信號(hào)Sl+和Si-。感測(cè)信號(hào)Sl+和Sl-可以經(jīng)由集成電路裝置102的輸出端傳送到一分析模塊104。由此，分析模塊104就可以依據(jù)感測(cè)信號(hào)Sl+和Sl-來(lái)偵測(cè)集成電路裝置102的內(nèi)部應(yīng)力/應(yīng)變變化。分析模塊104可以是一硬件測(cè)量設(shè)備，也可以是一分析軟件，更或者是一單芯片， 本發(fā)明并不限定。分析模塊104可以利用以下的原則，來(lái)分析集成電路裝置102內(nèi)部應(yīng)力 /應(yīng)變的變化。本揭露提供一種含導(dǎo)通孔的三維堆疊芯片架構(gòu)的熱阻及應(yīng)力應(yīng)變的測(cè)量裝置，除了能夠直接測(cè)量各層芯片的應(yīng)變值外，也可以間接得知各層芯片的應(yīng)力分布情形。一般來(lái)說(shuō)，應(yīng)變規(guī)測(cè)量的基本原理是利用導(dǎo)體或半導(dǎo)體材料的長(zhǎng)度變化，使其本身的電阻也產(chǎn)生些微的變化。如圖IB所示，導(dǎo)電材料50原長(zhǎng)度為L(zhǎng)，受外力作用增加了些微的長(zhǎng)度AL，而電阻也從原來(lái)的R增加了 AR。如果找出AL與AR的關(guān)系，便能得到應(yīng)變值，因?yàn)殚L(zhǎng)度變量除以原長(zhǎng)度(Δ ν )即為應(yīng)變。一般來(lái)說(shuō)，導(dǎo)體的電阻除了本身的特性外，與其長(zhǎng)度成正比，截面積成反比，所以長(zhǎng)度變化及伴隨產(chǎn)生的截面積變化使得電阻產(chǎn)生變化，也稱(chēng)之為壓阻效應(yīng)。半導(dǎo)體材料在受應(yīng)力作用而產(chǎn)生應(yīng)變時(shí)，電阻也會(huì)隨之變化。所以，通過(guò)對(duì)于半導(dǎo)體材料的電阻進(jìn)行精密測(cè)量，可以獲得電阻變化量與應(yīng)變量的關(guān)系，而達(dá)到測(cè)量應(yīng)變的目的。利用壓阻測(cè)量元件測(cè)量壓阻變化的相關(guān)理論公式如下 AR 3 權(quán)利要求
1.一種測(cè)量裝置，包括第一芯片，具有第一導(dǎo)通孔及相對(duì)的一第一表面與一第二表面； 第一線路層，配置于該第一表面；第一加熱元件，配置于該第一表面并電連接該第一線路層； 第一應(yīng)力感測(cè)器，配置于該第一表面并電連接該第一線路層；以及第二線路層，配置于該第二表面。
2.如權(quán)利要求1所述的測(cè)量裝置，還包括傳導(dǎo)元件，其配置在該第一導(dǎo)通孔內(nèi)。
3.如權(quán)利要求2所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第一線路層。
4.如權(quán)利要求2所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第二線路層。
5.如權(quán)利要求2所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第一線路層與該第二線路層。
6.如權(quán)利要求2所述的測(cè)量裝置，其中該傳導(dǎo)元件的材料為壓電材料。
7.如權(quán)利要求2所述的測(cè)量裝置，其中該傳導(dǎo)元件的材料為多晶硅材料或摻雜磷光體的硅。
8.如權(quán)利要求1所述的測(cè)量裝置，還包括第二加熱元件，配置于該第二表面并電連接該第二線路層。
9.如權(quán)利要求1所述的測(cè)量裝置，還包括第二應(yīng)力感測(cè)器，配置于該第二表面并電連接該第二線路層。
10.如權(quán)利要求1所述的測(cè)量裝置，還包括基板、多個(gè)焊墊與第三線路層，其中該第一芯片通過(guò)多個(gè)凸塊而配置在該基板上，該些焊墊與該第三線路層配置在該基板上，且該第二線路層經(jīng)由該些凸塊與該第三線路層而電連接該些焊墊。
11.如權(quán)利要求1所述的測(cè)量裝置，還包括第二芯片，具有第二導(dǎo)通孔及相對(duì)的一第三表面與一第四表面； 第三線路層，配置于該第三表面；第二加熱元件，配置于該第三表面并電連接該第三線路層；多個(gè)凸塊，其中該第二芯片通過(guò)該些凸塊而配置在該第一芯片上，且該第三線路層經(jīng)由該些凸塊而電連接該第一線路層；第二應(yīng)力感測(cè)器，配置于該第三表面并電連接該第三線路層；以及第四線路層，配置于該第四表面。
12.如權(quán)利要求11所述的測(cè)量裝置，還包括傳導(dǎo)元件，配置在該第二導(dǎo)通孔內(nèi)。
13.如權(quán)利要求12所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第三線路層。
14.如權(quán)利要求12所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第四線路層。
15.如權(quán)利要求12所述的測(cè)量裝置，其中該傳導(dǎo)元件電連接該第三線路層與該第四線路層。
16.如權(quán)利要求12所述的測(cè)量裝置，其中該傳導(dǎo)元件的材料為壓電材料。
17.如權(quán)利要求12所述的測(cè)量裝置，其中該傳導(dǎo)元件的材料為多晶硅材料或摻雜磷光體的硅。
18.如權(quán)利要求11所述的測(cè)量裝置，還包括第三加熱元件，配置于該第四表面并電連接該第四線路層。
19.如權(quán)利要求11所述的測(cè)量裝置，還包括第三應(yīng)力感測(cè)器，配置于該第四表面并電連接該第四線路層。
全文摘要
本發(fā)明公開(kāi)一種測(cè)量裝置，其包括一第一芯片、一第一線路層、一第一加熱元件、一第一應(yīng)力感測(cè)器以及一第二線路層。第一芯片具有一第一導(dǎo)通孔及相對(duì)的一第一表面與一第二表面。第一線路層配置于第一表面。第一加熱元件配置于第一表面并電連接第一線路層。第一應(yīng)力感測(cè)器配置于第一表面并電連接第一線路層。第二線路層配置于第二表面。
文檔編號(hào)G01L1/18GK102288335SQ20111016005
公開(kāi)日2011年12月21日 申請(qǐng)日期2011年6月15日 優(yōu)先權(quán)日2010年6月18日
發(fā)明者劉漢誠(chéng), 戴明吉, 李暐, 謝明哲, 譚瑞敏 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院