專(zhuān)利名稱(chēng)：一種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片低功耗測(cè)試技術(shù)領(lǐng)域，具體涉及一種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法。
背景技術(shù)：
隨著集成電路物理尺寸的不斷縮小和電壓門(mén)限的不斷降低，功耗和性能、面積一起，成為系統(tǒng)芯片設(shè)計(jì)最重要的設(shè)計(jì)指標(biāo)。在最近十年中，基于算法、架構(gòu)和電路的低功耗設(shè)計(jì)已經(jīng)引起很大的重視，芯片設(shè)計(jì)者越來(lái)越多地采用低功耗設(shè)計(jì)來(lái)應(yīng)對(duì)越來(lái)越艱巨的功耗挑戰(zhàn)。雖然低功耗設(shè)計(jì)方法可以解決復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)中出現(xiàn)的功耗問(wèn)題，但對(duì)于測(cè)試模式下的功耗問(wèn)題，這些方法并不具有很好的效果。研究表明大規(guī)模集成電路在測(cè)試模式下的功耗可能達(dá)到其在正常模式下功耗的兩倍以上。為了降低不斷升高的測(cè)試功耗，業(yè)界首先使用了以下一些相對(duì)簡(jiǎn)單的辦法來(lái)降低測(cè)試功耗降低測(cè)試時(shí)鐘的頻率。降低測(cè)試時(shí)鐘頻率雖然可以明顯降低測(cè)試功耗，但這種方案一方面會(huì)延長(zhǎng)測(cè)試時(shí)間，增加了測(cè)試成本；另一方面無(wú)法檢測(cè)到全速測(cè)試模式下才能檢測(cè)到的時(shí)延故障，降低了測(cè)試覆蓋率。制定相應(yīng)的測(cè)試策略來(lái)對(duì)芯片進(jìn)行分塊測(cè)試。與降低測(cè)試時(shí)鐘頻率相類(lèi)似，這種方法也會(huì)延長(zhǎng)測(cè)試時(shí)間。而且這種分塊測(cè)試的方法需要對(duì)電路設(shè)計(jì)進(jìn)行修改，比如增加多路選擇器進(jìn)行多個(gè)分塊信號(hào)間的選擇，從而導(dǎo)致測(cè)試設(shè)計(jì)復(fù)雜度的增加。隨著全速測(cè)試的普及，降低芯片測(cè)試頻率等方法已經(jīng)不可行，必須采用新的低功耗測(cè)試技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，該方法可以大幅度減少測(cè)試過(guò)程中的移位功耗，同時(shí)不會(huì)增加測(cè)試時(shí)間，也不會(huì)影響測(cè)試覆蓋率，不需要測(cè)試設(shè)計(jì)流程的改變，而且容易實(shí)現(xiàn)。為了實(shí)現(xiàn)以上目的，本發(fā)明所采用的技術(shù)方案是—種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，其特征在于，包括以下步驟(I)生成帶掃描鏈的網(wǎng)表；(2)結(jié)合生成的帶掃描鏈的網(wǎng)表，進(jìn)行芯片版圖設(shè)計(jì)；(3)在完成芯片版圖設(shè)計(jì)后，將帶掃描結(jié)構(gòu)的門(mén)級(jí)網(wǎng)表、工藝庫(kù)、時(shí)序約束文件和測(cè)試協(xié)議讀入自動(dòng)測(cè)試向量生成工具，進(jìn)行可測(cè)試性設(shè)計(jì)規(guī)則檢查，然后生成測(cè)試向量；(4)生成測(cè)試向量后，進(jìn)行芯片門(mén)級(jí)仿真驗(yàn)證測(cè)試向量的正確性，得到電路中掃描單元輸出所連接的組合邏輯單元的翻轉(zhuǎn)信息，保存到值變轉(zhuǎn)存儲(chǔ)文件中；(5)將值變轉(zhuǎn)存儲(chǔ)文件、包含功耗信息的工藝庫(kù)文件、連線(xiàn)寄生參數(shù)文件和時(shí)序約束文件讀入到功耗評(píng)估工具中，進(jìn)行功耗信息提取；如果功耗評(píng)估結(jié)果滿(mǎn)足設(shè)計(jì)要求，那么重新進(jìn)行物理設(shè)計(jì)；如果功耗評(píng)估結(jié)果不滿(mǎn)足設(shè)計(jì)要求，則進(jìn)行步驟(6)，即功耗敏感單元提取；
(6)在步驟(4)基礎(chǔ)之上，計(jì)算電路中所有掃描單元的翻轉(zhuǎn)率變化量的值，提取電路中數(shù)目達(dá)到目標(biāo)要求的功耗敏感單元；(7)在步驟(6)的基礎(chǔ)之上，在提取出的功耗敏感單元的輸出端，采用常值法插入測(cè)試邏輯，將掃描單元的輸出鎖定為常值；在掃描單元輸出端和該輸出端所驅(qū)動(dòng)的組合邏輯之間插入與非門(mén)或者是或門(mén)，將掃描單元的輸出邏輯值鎖定成常值O或I ;(8)在步驟(7)的基礎(chǔ)之上，利用DFT Compiler工具進(jìn)行邏輯綜合，得到插入測(cè)試邏輯后的網(wǎng)表；(9)不斷循環(huán)進(jìn)行步驟(3)、(4)、(5)、(6)、(7)、(8)，直到使芯片的掃描測(cè)試的移位功耗滿(mǎn)足設(shè)計(jì)要求。所述步驟(6)中，計(jì)算電路中所有掃描單元的翻轉(zhuǎn)率變化量的值的具體步驟如下:(6.I)掃描單元翻轉(zhuǎn)率
權(quán)利要求
1.一種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，其特征在于，包括以下步驟: (1)生成帶掃描鏈的網(wǎng)表； (2)結(jié)合生成的帶掃描鏈的網(wǎng)表，進(jìn)行芯片版圖設(shè)計(jì)； (3)在完成芯片版圖設(shè)計(jì)后，將帶掃描結(jié)構(gòu)的門(mén)級(jí)網(wǎng)表、工藝庫(kù)、時(shí)序約束文件和測(cè)試協(xié)議讀入自動(dòng)測(cè)試向量生成工具，進(jìn)行可測(cè)試性設(shè)計(jì)規(guī)則檢查，然后生成測(cè)試向量； (4)生成測(cè)試向量后，進(jìn)行芯片門(mén)級(jí)仿真驗(yàn)證測(cè)試向量的正確性，得到電路中掃描單元輸出所連接的組合邏輯單元的翻轉(zhuǎn)信息，保存到值變轉(zhuǎn)存儲(chǔ)文件中； (5)將值變轉(zhuǎn)存儲(chǔ)文件、包含功耗信息的工藝庫(kù)文件、連線(xiàn)寄生參數(shù)文件和時(shí)序約束文件讀入到功耗評(píng)估工具中，進(jìn)行功耗信息提取；如果功耗評(píng)估結(jié)果滿(mǎn)足設(shè)計(jì)要求，那么重新進(jìn)行物理設(shè)計(jì)；如果功耗評(píng)估結(jié)果不滿(mǎn)足設(shè)計(jì)要求，則進(jìn)行步驟(6)，即功耗敏感單元提取； (6)在步驟(4)基礎(chǔ)之上，計(jì)算電路中所有掃描單元的翻轉(zhuǎn)率變化量的值，提取電路中數(shù)目達(dá)到目標(biāo)要求的功耗敏感單元； (7)在步驟(6)的基礎(chǔ)之上，在提取出的功耗敏感單元的輸出端，采用常值法插入測(cè)試邏輯，將掃描單元的輸出鎖定為常值；在掃描單元輸出端和該輸出端所驅(qū)動(dòng)的組合邏輯之間插入與非門(mén)或者是或門(mén)，將掃描單元的輸出邏輯值鎖定成常值O或I ; (8)在步驟(7)的基礎(chǔ)之上，利用DFTCompiler工具進(jìn)行邏輯綜合，得到插入測(cè)試邏輯后的網(wǎng)表； (9)不斷循環(huán)進(jìn) 行步驟(3)、(4)、(5)、(6)、(7)、(8)，直到使芯片的掃描測(cè)試的移位功耗滿(mǎn)足設(shè)計(jì)要求。
2.根據(jù)權(quán)利要求1所述的針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，其特征在于，所述步驟(6)中，計(jì)算電路中所有掃描單元的翻轉(zhuǎn)率變化量的值的具體步驟如下: (6.1)掃描單元翻轉(zhuǎn)率LR =I ; 其中TPi指電路內(nèi)部節(jié)點(diǎn)的翻轉(zhuǎn)率，TiPi = Pi (O)^Pi(I)7Pi (O)和Pi (I)分別為信號(hào)線(xiàn)I置O概率和置I的概率，N為電路中信號(hào)線(xiàn)總數(shù)量，系數(shù)Kn為第η個(gè)邏輯門(mén)的功耗權(quán)重； (6.2)在步驟(6.1)的基礎(chǔ)之上，掃描單元翻轉(zhuǎn)率變化量的計(jì)算如公式(2)所示，TTRsi=TR-MIN(TRSi=Q，TRsi = 1) (2)； 其中，MIN對(duì)應(yīng)兩種情況，分別是TRsi = ^和TRsi = ! ;TRSi = (|指當(dāng)掃描單元的輸出被鎖定為O后電路中每個(gè)節(jié)點(diǎn)的翻轉(zhuǎn)率，TRsi = i指當(dāng)掃描單元的輸出被鎖定為I后電路中每個(gè)節(jié)點(diǎn)的翻轉(zhuǎn)率。
3.根據(jù)權(quán)利要求1所述的針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，其特征在于，所述步驟(6)中，提取電路中數(shù)目達(dá)到目標(biāo)要求的功耗敏感單元的具體步驟如下: (6.1.1)、找出網(wǎng)表中所有的掃描單元并將其放入集合M中； (6.1.2)、通過(guò)靜態(tài)時(shí)序分析工具，找出時(shí)序關(guān)鍵路徑上的掃描單元并將其排除出集合M ； (6.1.3)、計(jì)算集合M中所有掃描單元輸出端扇出組合邏輯單元的數(shù)目，找出扇出不符合要求的掃描單元并將其排除出集合M ； (6.1.4)、在步驟(6.1.3)基礎(chǔ)之上，計(jì)算集合M中所有掃描單元翻轉(zhuǎn)率變化量；(6.1.5)、將集合M中翻轉(zhuǎn)率變化量按照大小順序排序，選出前H個(gè)掃描單元，并將這H個(gè)掃描單元的輸出值鎖定為常值； (6.1.6)、判斷選取的掃描單元是否滿(mǎn)足預(yù)期值H=E/K，K為迭代次數(shù)，E等于最后被選中的掃描單元數(shù)目，即功耗敏感單元數(shù)目；如果滿(mǎn)足，功耗敏感單元數(shù)目提取結(jié)束；如果不滿(mǎn)足，將這H個(gè)掃描單元排除集合M，然后重復(fù)步驟(6.1.4),(6.1.5)和(6.1.6)。
4.根據(jù)權(quán)利要求1所述的針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，其特征在于，所述步驟(7)的具體實(shí)現(xiàn)步驟如下:掃描單元通過(guò)在正常寄存器電路結(jié)構(gòu)中增加一個(gè)二輸入選擇器，將正常寄存器一個(gè)輸入端D轉(zhuǎn)化成兩個(gè)輸入端D和SI，其中D端是正常數(shù)據(jù)輸入端口，SI端是測(cè)試移位數(shù)據(jù)輸入端口 ；同時(shí)，掃描寄存器將原先正常寄存器的一個(gè)輸出端Q轉(zhuǎn)化成兩個(gè)輸出端Q和SO,其中SO輸出至下一個(gè)掃描寄存器SI端；在正常工作模式下,數(shù)據(jù)從掃描寄存器D端輸入,Q端輸出；在測(cè)試移位模式下，數(shù)據(jù)從掃描寄存器SI端輸入，SO端輸出； 將掃描寄存器的輸出邏輯值鎖定成常值的實(shí)現(xiàn)方法: 通過(guò)在掃描單元輸出端Q和該輸出端所驅(qū)動(dòng)的組合邏輯之間插入與門(mén)和非門(mén)，可以實(shí)現(xiàn)將掃描單元的輸出邏輯值鎖定成常值O ;通過(guò)在掃描單元輸出端Q和該輸出端所驅(qū)動(dòng)的組合邏輯之間插入或門(mén)，可以實(shí)現(xiàn)將掃描單元的輸出邏輯值鎖定成常值I。
全文摘要
本發(fā)明公開(kāi)了一種針對(duì)掃描測(cè)試中移位功耗的優(yōu)化方法，在基本的測(cè)試流程的基礎(chǔ)上，增加了功耗信息提取、功耗敏感單元選取和插入測(cè)試邏輯三個(gè)步驟；本發(fā)明提出的方法可以大幅度減少測(cè)試過(guò)程中的移位功耗，同時(shí)不會(huì)增加測(cè)試時(shí)間，也不會(huì)影響測(cè)試覆蓋率，不需要測(cè)試設(shè)計(jì)流程的改變，而且容易實(shí)現(xiàn)。
文檔編號(hào)G01R31/3185GK103076559SQ20121059005
公開(kāi)日2013年5月1日 申請(qǐng)日期2012年12月29日 優(yōu)先權(quán)日2012年12月29日
發(fā)明者蔡志匡, 單偉偉, 劉婷婷, 袁強(qiáng)強(qiáng), 劉新寧, 楊軍 申請(qǐng)人:東南大學(xué)