本公開內(nèi)容涉及集成電路設(shè)計的，更具體地，涉及一種工藝監(jiān)測器的集成電路布局、芯片和用于工藝監(jiān)測器的集成電路布局的方法。

背景技術(shù)：

1、在系統(tǒng)級芯片（system?on?chip,?soc）和集成電路（integrated?circuit,?ic）中，工藝監(jiān)測器（process?detector,?pd）發(fā)揮著重要的作用。第一，工藝監(jiān)測器可以實時監(jiān)控工藝參數(shù)，確保它們處于預(yù)定的安全和性能范圍內(nèi)，這對于維持芯片的穩(wěn)定性和可靠性至關(guān)重要。第二，工藝監(jiān)測器可以通過檢測潛在的異常情況（如過熱或過壓）來觸發(fā)保護機制，防止損壞或故障，從而提高整個系統(tǒng)的安全性。第三，工藝監(jiān)測器有助于優(yōu)化能源使用，通過監(jiān)控和調(diào)節(jié)電源供應(yīng)，降低功耗，延長設(shè)備的使用壽命。第四，在soc設(shè)計中，工藝監(jiān)測器可以與其它功能模塊（如cpu、gpu、存儲器等）集成在一起，形成一個高度集成的系統(tǒng)，實現(xiàn)更高效的數(shù)據(jù)處理和系統(tǒng)管理。第五，工藝監(jiān)測器可以用于故障分析和診斷，通過檢測異常信號，有助于工程師快速定位問題的源頭，加速維修和維護過程。第六，在高性能計算和圖形處理等應(yīng)用中，工藝監(jiān)測器可以監(jiān)控關(guān)鍵參數(shù)，確保系統(tǒng)在最佳狀態(tài)下運行，提高整體性能。

2、然而，傳統(tǒng)的工藝監(jiān)測器并沒有芯片老化測試的功能，因此無法有效地測試芯片在極端條件下持續(xù)工作的芯片老化程度，也不容易判斷芯片中電路的使用壽命。

技術(shù)實現(xiàn)思路

1、針對上述技術(shù)問題，本公開內(nèi)容的方案通過在工藝監(jiān)測器的集成電路布局中以鏡像對稱的方式布置至少一組振蕩器以用于進行芯片老化測試對比，提高了振蕩器電路的匹配度，減少了由于工藝偏差或設(shè)計不均勻性引起的性能差異，有助于平衡寄生電容和寄生電感等參數(shù)，維持穩(wěn)定的直流工作點，從而提高工藝監(jiān)測器進行芯片老化測試的準確性。由于鏡像對稱設(shè)計，減少了工藝變化引起的器件參數(shù)不匹配，也有助于減少信號路徑中的不均勻性，從而改善信號完整性，并簡化了設(shè)計和調(diào)試。此外，這種布局有助于更均勻地分布熱量，使得功率分布和熱流路徑在對稱結(jié)構(gòu)中更加平衡，提高了散熱效率。

2、為此，根據(jù)本公開的第一方面，提供一種工藝監(jiān)測器的集成電路布局，所述工藝監(jiān)測器用于芯片的老化測試，所述集成電路布局包括：信號線；振蕩器模塊，其包括至少一組振蕩器單元，每組振蕩器單元包括具有相同電路結(jié)構(gòu)的第一振蕩器和對應(yīng)的第二振蕩器，至少一個所述第一振蕩器和對應(yīng)的所述第二振蕩器在所述集成電路布局中相對于它們所處位置之間的中心線鏡像對稱；以及邏輯模塊，其經(jīng)由所述信號線耦接至所述振蕩器模塊并且被配置為在芯片老化測試模式下啟用所述第一振蕩器并禁用所述第二振蕩器，進而確定芯片老化程度。

3、根據(jù)上述技術(shù)構(gòu)思，本公開內(nèi)容的實施方式可進一步包括任何一個或多個如下的可選形式。

4、在一些實施例中，所述邏輯模塊包括分別與所述至少一組振蕩器單元相對應(yīng)的至少一組模式控制單元，每組模式控制單元包括耦接至所述第一振蕩器的或邏輯單元以及耦接至所述第二振蕩器的與邏輯單元，其中，所述或邏輯單元和所述與邏輯單元在所述集成電路布局中的位置相對于所述中心線對稱。

5、在一些實施例中，所述或邏輯單元在所述第一振蕩器靠近所述中心線的一側(cè)耦接至所述第一振蕩器，并且所述與邏輯單元在所述第二振蕩器靠近所述中心線的一側(cè)耦接至所述第二振蕩器。

6、在一些實施例中，至少一組振蕩器單元包括多組振蕩器單元，所述多組振蕩器單元在所述集成電路布局中沿著所述中心線的方向依次排列。

7、在一些實施例中，同一組振蕩器單元中的兩個振蕩器包括相同類型和工藝的半導(dǎo)體器件，不同組振蕩器單元中的多個振蕩器包括不同類型和工藝的半導(dǎo)體器件。

8、在一些實施例中，所述集成電路布局還包括：電源線和地線；供電模塊，其經(jīng)由所述電源線和所述地線耦接至所述振蕩器模塊和所述邏輯模塊，并且被配置為經(jīng)由外部電源為所述振蕩器模塊和所述邏輯模塊供電。

9、在一些實施例中，所述供電模塊包括第一供電子模塊和第二供電子模塊，所述第一供電子模塊被配置為經(jīng)由所述外部電源至少為所述第一振蕩器供電，所述第二供電子模塊被配置為經(jīng)由所述外部電源至少為所述第二振蕩器供電，其中，所述第一供電子模塊和所述第二供電子模塊具有相同的布局結(jié)構(gòu)，并且在所述集成電路布局中相對于所述中心線鏡像對稱。

10、在一些實施例中，所述第一供電子模塊在所述集成電路布局中位于所述第一振蕩器遠離所述中心線的一側(cè)，并且所述第二供電子模塊在所述集成電路布局中位于所述第二振蕩器遠離所述中心線的一側(cè)。

11、在一些實施例中，所述電源線和所述地線在所述集成電路布局中至少部分地呈網(wǎng)格狀布置。

12、在一些實施例中，所述集成電路布局還包括：緩沖器模塊，其經(jīng)由所述信號線耦接至所述振蕩器模塊并且被配置為對所述振蕩器模塊輸出的時鐘信號進行緩沖處理，所述緩沖器模塊包括分別與所述至少一組振蕩器單元相對應(yīng)的至少一組緩沖器單元，每組緩沖器單元包括耦接至所述第一振蕩器的第一緩沖器以及耦接至所述第二振蕩器的第二緩沖器，其中，所述第一緩沖器和所述第二緩沖器具有相同的結(jié)構(gòu)，并且在所述集成電路布局中相對于所述中心線鏡像對稱。

13、在一些實施例中，所述第一緩沖器在所述集成電路布局中位于所述第一振蕩器靠近所述中心線的一側(cè)，并且所述第二緩沖器在所述集成電路布局中位于所述第二振蕩器靠近所述中心線的一側(cè)。

14、在一些實施例中，所述集成電路布局還包括：分頻器模塊，其經(jīng)由所述信號線耦接至所述振蕩器模塊并且被配置為對所述振蕩器模塊輸出的時鐘信號進行分頻處理，所述分頻器模塊在所述集成電路布局中的覆蓋區(qū)域與所述中心線的延伸線相交。

15、在一些實施例中，所述集成電路布局還包括：譯碼器模塊，其經(jīng)由所述信號線耦接至所述邏輯電路并且被配置為輸出選擇信號；多路復(fù)用器模塊，其經(jīng)由所述信號線耦接至所述譯碼器模塊和所述振蕩器模塊；計數(shù)器模塊，其經(jīng)由所述信號線耦接至所述多路復(fù)用器模塊；其中，在所述芯片老化測試模式下，所述振蕩器模塊輸出至少一個時鐘信號至所述多路復(fù)用器模塊，并且所述多路復(fù)用器模塊根據(jù)所述選擇信號輸出所述至少一個時鐘信號的其中之一至所述計數(shù)器模塊，所述計數(shù)器模塊對所述至少一個時鐘信號的其中之一進行計數(shù)，以輸出對應(yīng)于芯片老化程度的計數(shù)結(jié)果。

16、根據(jù)本公開的第二方面，提供了一種芯片，包括：工藝監(jiān)測器，其用于所述芯片的老化測試，所述工藝監(jiān)測器具有根據(jù)第一方面的任一個實施例的集成電路布局。

17、根據(jù)本公開的第三方面，提供一種用于工藝監(jiān)測器的集成電路布局的方法，包括：將振蕩器模塊布置在所述集成電路布局中，所述振蕩器模塊包括至少一組振蕩器單元，每組振蕩器單元包括具有相同電路結(jié)構(gòu)的第一振蕩器和第二振蕩器，其中，將所述第一振蕩器和所述第二振蕩器在所述集成電路布局中布置為相對于它們所處位置之間的中心線鏡像對稱；以及將邏輯模塊布置在所述集成電路布局中，并通過信號線將其耦接至所述振蕩器模塊，所述邏輯模塊被配置為在芯片老化測試模式下啟用所述第一振蕩器并禁用所述第二振蕩器，以確定芯片老化程度。

18、本公開內(nèi)容提供的集成電路布局、芯片和用于工藝監(jiān)測器的集成電路布局的方法通過在工藝監(jiān)測器的集成電路布局中以鏡像對稱的方式布置用于進行芯片老化測試對比的至少一組振蕩器，提高了振蕩器電路的匹配度，減少了由于工藝偏差或設(shè)計不均勻性引起的性能差異，有助于平衡寄生電容和寄生電感等參數(shù)，維持穩(wěn)定的直流工作點，從而提高工藝監(jiān)測器進行芯片老化測試的準確性。由于鏡像對稱設(shè)計，減少了工藝變化引起的器件參數(shù)不匹配，也有助于減少信號路徑中的不均勻性，從而改善信號完整性，并簡化了設(shè)計和調(diào)試。此外，這種布局有助于更均勻地分布熱量，使得功率分布和熱流路徑在對稱結(jié)構(gòu)中更加平衡，提高了散熱效率。