專利名稱：一種高效低損耗線性穩(wěn)壓節(jié)能裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及大電流低壓電路的線性穩(wěn)壓節(jié)能技術(shù)，具體地，涉及一種高效低 損耗線性穩(wěn)壓節(jié)能裝置。
背景技術(shù)：
目前，由于我國(guó)經(jīng)濟(jì)迅速發(fā)展而電力建設(shè)滯后，使得我國(guó)許多地區(qū)供電緊張，而且 電壓不穩(wěn)，市場(chǎng)上的線性穩(wěn)壓器等穩(wěn)壓裝置十分旺銷。但是，在大電流應(yīng)用場(chǎng)合，線性穩(wěn)壓器的效率較低，該效率可以通過(guò)VOT/VIN計(jì)算得 出；該線性穩(wěn)壓器的功率損耗(Pubt)主要來(lái)自線性穩(wěn)壓器的封裝，該功率損耗可以通過(guò)以 下公式計(jì)算得出Plost = 1-(V0UT/VIN) X Pin = (Vin-Vout) X Iout在上述線性穩(wěn)壓器的封裝技術(shù)中，T0-263封裝或D2PAK封裝可用于線性穩(wěn)壓器的 最大表面貼裝及封裝，該封裝不加散熱氣流時(shí)，最大功耗約為2. 75W。帶有金屬氧化物半導(dǎo) 體場(chǎng)效應(yīng)晶體管(positive channel MetalOxide Semiconductor，簡(jiǎn)稱 PM0S)旁路元件的 大多數(shù)大電流低電壓線性穩(wěn)壓器中，最小輸入電壓范圍為2. 5-2. 8V，該輸入電壓不但可以 為大電流低電壓線性穩(wěn)壓器內(nèi)部低壓差線性穩(wěn)壓器(low dropout regulator，簡(jiǎn)稱LD0)驅(qū) 動(dòng)電路供電，而且還足以驅(qū)動(dòng)PM0SFET來(lái)提供較高的輸出電流。由于額外散熱氣流和/或需要對(duì)穩(wěn)壓器所產(chǎn)生的熱量進(jìn)行外部散熱，因此，在輸 出電壓低于1. 7V和輸出電流大于2. 5V時(shí)，使用帶有PMOS旁路元件的線性穩(wěn)壓器不方便， 且成本也會(huì)增加。綜上所述，在實(shí)現(xiàn)本實(shí)用新型的過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在以下缺 陷(1)效率低線性穩(wěn)壓器的封裝不加散熱氣流時(shí)，最大功耗約為2. 75W，在大電流 應(yīng)用場(chǎng)合，線性穩(wěn)壓器的效率較低，無(wú)功損耗較大；(2)成本高使用帶PMOS旁路元件的線性穩(wěn)壓器，成本較高；(3)使用不方便在輸出電壓低于1. 7V和輸出電流大于2. 5V時(shí)，帶有PMOS旁路 元件的線性穩(wěn)壓器使用不方便。
發(fā)明內(nèi)容本實(shí)用新型的目的在于，針對(duì)上述問(wèn)題，提出一種高效低損耗線性穩(wěn)壓節(jié)能裝置， 以實(shí)現(xiàn)效率高、成本低及使用方便的優(yōu)點(diǎn)。為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是一種高效低損耗線性穩(wěn)壓節(jié)能 裝置，包括NMOS旁路單元，所述NMOS旁路單元的外部結(jié)構(gòu)包括外部偏置壓降輸入端VIN、 輸入引腳IN與偏置引腳BIAS綁定壓降輸入端Vbias、第一采樣信號(hào)輸入端SS、第二采樣信號(hào) 輸入端EN、電壓輸出端Vqut、跟蹤信號(hào)輸出端PG、反饋信號(hào)輸入端FB、第一分壓電阻Rl及第 二分壓電阻R2，其中所述第一分壓電阻Rl與第二分壓電阻R2連接，所述電壓輸出端Vqut與第一分壓電阻Rl遠(yuǎn)離第二分壓電阻R2的一端連接，所述反饋信號(hào)輸入端FB與第一分壓 電阻Rl及第二分壓電阻R2的公共端連接，所述第二分壓電阻R2遠(yuǎn)離第一分壓電阻Rl的一 端接地；所述外部偏置壓降輸入端Vin、輸入引腳IN與偏置引腳BIAS綁定壓降輸入端VBIAS、 第一采樣信號(hào)輸入端SS、第二采樣信號(hào)輸入端EN、電壓輸出端VOT、跟蹤信號(hào)輸出端PG及反 饋信號(hào)輸入端FB，均與所述NMOS旁路單元的內(nèi)部結(jié)構(gòu)連接。進(jìn)一步地，所述NMOS旁路單元的內(nèi)部結(jié)構(gòu)包括電流限制模塊、第一 NMOS場(chǎng)效應(yīng) 管Tl、第二 NMOS場(chǎng)效應(yīng)管T2、低電壓鎖定模塊、熱量限制模塊、軟啟動(dòng)發(fā)射模塊、第一采樣 比較模塊、第二采樣比較模塊及故障延時(shí)模塊，其中所述電流限制模塊的輸入端為外部偏 置壓降輸入端Vin，輸出端與第一 NMOS場(chǎng)效應(yīng)管Tl的漏極連接；所述第一 NMOS場(chǎng)效應(yīng)管 Tl的襯底引線與源極連接、為電壓輸出端Vott，柵極與熱量限制模塊的輸出端連接；所述熱 量限制模塊的輸入端與第一采樣比較模塊的輸出端連接；所述第一采樣比較模塊的第一同 相輸入端為第一采樣信號(hào)輸入端SS，第二同相輸入端接地，反相輸入端為反饋信號(hào)輸入端 FB、并與第二采樣比較模塊的反相輸入端連接；所述第二采樣比較模塊的同相輸入端接地， 輸出端與第二 NMOS場(chǎng)效應(yīng)管T2的柵極連接；所述第二 NMOS場(chǎng)效應(yīng)管T2的漏極為跟蹤信 號(hào)輸出端PG，襯底引線與源極連接、并接地；所述軟啟動(dòng)發(fā)射模塊的輸入端與低電壓鎖定 模塊的輸入端連接，保護(hù)端接地，輸出端與故障延時(shí)模塊的輸出端連接；所述故障延時(shí)模塊 的輸入端為第二采樣信號(hào)輸入端EN;所述第一采樣比較模塊的電源端與低電壓鎖定模塊 的輸出端 連接，補(bǔ)償端與故障延時(shí)模塊的輸出端連接。進(jìn)一步地，在所述低電壓鎖定模塊的輸入端與軟啟動(dòng)發(fā)射模塊的輸入端之間，串 接有基準(zhǔn)電流檢測(cè)儀RFA1，在第一采樣比較模塊的第二同相輸入端與地之間串接有第一基 準(zhǔn)電壓檢測(cè)儀RFV1，在第二采樣比較模塊的同相輸入端與地之間串接有第二基準(zhǔn)電壓檢測(cè) 儀 RFV2。進(jìn)一步地，所述第一采樣比較模塊為第一運(yùn)算放大器，第二采樣比較模塊為第二 運(yùn)算放大器。進(jìn)一步地，所述第一采樣比較模塊和/或第二采樣比較模塊的內(nèi)部結(jié)構(gòu)包括直 流/直流變換器、模數(shù)轉(zhuǎn)換器、數(shù)字信號(hào)處理器、第三分壓電阻R3與第四分壓電阻R4，其中 所述直流/直流變換器的輸入端IN為第一采樣電壓輸入端，與采樣信號(hào)輸入端EN、以及模 數(shù)轉(zhuǎn)換器的偏置信號(hào)輸入端BIAS及采樣信號(hào)輸入端EN連接；所述直流/直流變換器的保 護(hù)端接地，輸出端與數(shù)字信號(hào)處理器的I/O端連接；所述第三分壓電阻R3與第四分壓電阻 R4，串接在直流/直流變換器及數(shù)字信號(hào)處理器的公共端之間；所述模數(shù)轉(zhuǎn)換器的輸入端 IN為第二采樣電壓輸入端，保護(hù)端接地，輸出端與數(shù)字信號(hào)處理器的核心控制端連接，跟蹤 信號(hào)輸出端與第三分壓電阻及第四分壓電阻的公共端連接。本實(shí)用新型各實(shí)施例的高效低損耗線性穩(wěn)壓節(jié)能裝置，由于包括NMOS旁路單元， 所述NMOS旁路單元的外部結(jié)構(gòu)包括外部偏置壓降輸入端Vin、輸入引腳IN與偏置引腳 BIAS綁定壓降輸入端Vbias、第一采樣信號(hào)輸入端SS、第二采樣信號(hào)輸入端EN、電壓輸出端 Vqut、跟蹤信號(hào)輸出端PG、反饋信號(hào)輸入端FB、第一分壓電阻Rl及第二分壓電阻R2 ；可以提 供兩種不同規(guī)格的壓降，即第一種規(guī)格為Vin壓降，專門針對(duì)那些希望通過(guò)采用一個(gè)外部偏 置電壓來(lái)實(shí)現(xiàn)較低壓降的用戶；第二種規(guī)格SVbias降壓，專門針對(duì)那些希望將IN和BIAS引 腳綁定在一起的用戶；該高效低損耗線性穩(wěn)壓節(jié)能裝置利用線性和電調(diào)軟啟動(dòng)可以減少浪涌電流峰值，并且使啟動(dòng)瞬間變量最小化；采用一個(gè)雙輸入軌和低壓差電源，使線性穩(wěn)壓器 比開(kāi)關(guān)穩(wěn)壓器更具吸引力，能夠減小電路板的尺寸并降低成本；從而可以克服現(xiàn)有技術(shù)中 效率低、成本高及使用不方便的缺陷，以實(shí)現(xiàn)效率高、成本低及使用方便的優(yōu)點(diǎn)。本實(shí)用新型的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書中闡述，并且，部分地從說(shuō)明書 中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本實(shí)用新型而了解。本實(shí)用新型的目的和其他優(yōu)點(diǎn)可通過(guò) 在所寫的說(shuō)明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來(lái)實(shí)現(xiàn)和獲得。下面通過(guò)附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。

附圖用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說(shuō)明書的一部分，與本實(shí)用 新型的實(shí)施例一起用于解釋本實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的限制。在附圖中 圖1為根據(jù)本實(shí)用新型高效低損耗線性穩(wěn)壓節(jié)能裝置的工作原理示意圖；圖2為根據(jù)本實(shí)用新型高效低損耗線性穩(wěn)壓節(jié)能裝置中引腳實(shí)現(xiàn)排序的示意圖；圖3為根據(jù)本實(shí)用新型高效低損耗線性穩(wěn)壓節(jié)能裝置中采樣比較引腳實(shí)現(xiàn)排序 的電路原理圖。結(jié)合附圖，本實(shí)用新型實(shí)施例中附圖標(biāo)記如下1-電流限制模塊；2-低電壓鎖定模塊；3-軟啟動(dòng)發(fā)射模塊；4-故障延時(shí)模塊； 5-熱量限制模塊；6-直流/直流變換器；7-模數(shù)轉(zhuǎn)換器；8-數(shù)字信號(hào)處理器。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu) 選實(shí)施例僅用于說(shuō)明和解釋本實(shí)用新型，并不用于限定本實(shí)用新型。根據(jù)本實(shí)用新型實(shí)施例，提供了一種高效低損耗穩(wěn)壓節(jié)能裝置。如圖1-圖3所示， 本實(shí)施例包括NMOS旁路單元，NMOS旁路單元的外部結(jié)構(gòu)包括外部偏置壓降輸入端Vin、輸 入引腳IN與偏置引腳BIAS綁定壓降輸入端Vbias、第一采樣信號(hào)輸入端SS、第二采樣信號(hào)輸 入端EN、電壓輸出端Vqut、跟蹤信號(hào)輸出端PG、反饋信號(hào)輸入端FB、第一分壓電阻Rl及第二 分壓電阻R2，其中第一分壓電阻Rl與第二分壓電阻R2連接，電壓輸出端Vqut與第一分壓 電阻Rl遠(yuǎn)離第二分壓電阻R2的一端連接，反饋信號(hào)輸入端FB與第一分壓電阻Rl及第二 分壓電阻R2的公共端連接，第二分壓電阻R2遠(yuǎn)離第一分壓電阻Rl的一端接地；外部偏置 壓降輸入端Vin、輸入引腳IN與偏置引腳BIAS綁定壓降輸入端Vbias、第一采樣信號(hào)輸入端 SS、第二采樣信號(hào)輸入端EN、電壓輸出端Vqut、跟蹤信號(hào)輸出端PG及反饋信號(hào)輸入端FB，均 與NMOS旁路單元的內(nèi)部結(jié)構(gòu)連接。這里，如圖1所示，高效低損耗線性穩(wěn)壓節(jié)能裝置有兩個(gè)輸入電壓，其中一個(gè)用來(lái) 提供弱電流偏置電壓以驅(qū)動(dòng)控制NMOS旁路元件的內(nèi)部電路，另一個(gè)用來(lái)進(jìn)行二次功率輸 入；所有的內(nèi)部電路均使用較高的偏置電壓運(yùn)行，旁路元件可以通過(guò)一個(gè)低壓輸入源實(shí)現(xiàn)穩(wěn)壓。具體地，高效低損耗線性穩(wěn)壓節(jié)能裝置包括兩種不同規(guī)格的壓降，即第一種規(guī)格 為VIN壓降，專門針對(duì)那些希望通過(guò)采用一個(gè)外部偏置電壓來(lái)實(shí)現(xiàn)較低壓降的用戶，該規(guī) 格的穩(wěn)壓器偏置電壓大于輸出電壓，至少為1. 62V ；此類應(yīng)用中，F(xiàn)PGA收發(fā)器一般使用低紋波、1. 2V和3A的電源軌，該收發(fā)器內(nèi)部1. 5V和3. 3V的開(kāi)關(guān)電源分別提供輸入電壓和偏置 電壓；在該結(jié)構(gòu)中，550C時(shí)功耗為1. 9W的3X3mmQFN封裝功耗僅為(1. 5V-1. 2V) X3A = 0. 9W，從而達(dá)到1. 2V/1. 5V = 85%的效果。第二種規(guī)格為Vbias降壓，該規(guī)格的壓降專門針對(duì)那些希望將IN和BIAS引腳綁定 在一起的用戶；這樣，就可以在沒(méi)有輔助偏置電壓或不需要較低壓降的應(yīng)用中使用該高效 低損耗線性穩(wěn)壓節(jié)能裝置。因?yàn)閂BIAS必須比VOUT高1.4V，同時(shí)壓降受限于應(yīng)用中所使用的BIAS。例如 TP74201可以提供一個(gè)由具有3. 3V/5V = 66%效果5V電源軌產(chǎn)生的3. 3V、1. OA軟啟動(dòng)電 源，并且功耗為(5V-3. 3V) XL OA = 1. 7W。采樣比較高效低損耗線性穩(wěn)壓節(jié)能裝置與同級(jí)別的共源結(jié)構(gòu)PMOS穩(wěn)壓器相比 較，帶有NMOS旁路元件的源極跟隨器結(jié)構(gòu)穩(wěn)壓器的輸出阻抗要更低，因此該穩(wěn)壓器比較容 易進(jìn)行功率補(bǔ)償。這意味著，NMOS穩(wěn)壓器的動(dòng)機(jī)點(diǎn)頻率要高于同等級(jí)別的PMOS穩(wěn)壓器，也 要遠(yuǎn)遠(yuǎn)高于內(nèi)部誤差放大器的極點(diǎn)頻率。為確保穩(wěn)定性，比較傳統(tǒng)的方法是在低頻下逐步 減少控制環(huán)路的響應(yīng)，從而減少瞬態(tài)響應(yīng)，或者用一個(gè)零極點(diǎn)與動(dòng)極點(diǎn)相抵消，該零極點(diǎn)由 一定數(shù)量 的等效串聯(lián)組成的輸出電容產(chǎn)生。通過(guò)使用反饋控制拓?fù)?，配置為VBIAS = 3. 3V, VIN = 1. 8V和VOUT = 1. 5V的高效低損耗線性穩(wěn)壓節(jié)能裝置，可以實(shí)現(xiàn)無(wú)輸出電容的情況 下較快的瞬態(tài)響應(yīng)，同時(shí)在設(shè)置有ESR這種較大電容的情況下仍然保持穩(wěn)定。負(fù)載瞬態(tài)響 應(yīng)之后并沒(méi)有輸出電壓振玲，表明穩(wěn)壓器在沒(méi)有輸出電容的情況下非常穩(wěn)定。由于此性穩(wěn) 壓節(jié)能裝置在沒(méi)有輸出電容的情況下比較穩(wěn)定，同時(shí)瞬態(tài)響應(yīng)比較快，因此有足夠的用于 欠功率器件的局部旁路電容來(lái)滿足大多數(shù)FPGA和DSP的瞬態(tài)響應(yīng)需求。由于不再需要用 于電源軌的多聯(lián)大型電容器，從而降低了總成本。大多數(shù)傳統(tǒng)的線性穩(wěn)壓器啟動(dòng)較快，是因?yàn)榉答伃h(huán)路可以感應(yīng)低輸出電壓，并開(kāi) 啟旁路FET。在一些應(yīng)用中，快速啟動(dòng)是必要的，但是這樣的快速啟動(dòng)會(huì)導(dǎo)致達(dá)到器件電流 極限值的高浪涌電流，從而使輸出電容器充電。該高電流可能會(huì)破壞輸入電源總線，并且會(huì) 導(dǎo)致一些系統(tǒng)損壞。高效低損耗線性穩(wěn)壓節(jié)能裝置利用線性和電調(diào)軟啟動(dòng)可以減少浪涌電 流峰值，并且使啟動(dòng)瞬間變量最小化，其效果可在輸入電源總線上觀察到。由于軟啟動(dòng)是壓 控的，所以啟動(dòng)不依賴于輸出負(fù)載。另外，因?yàn)镹M0SFET與具有相同電流速率的PM0SFET相比，一個(gè)較低的rDS (On)是 其故有的特性，所以NM0SFET旁路元件只需要更低的VIN-VOUT壓降即可提供相同強(qiáng)度的電 流。但是基于NMOS的穩(wěn)壓器的閥值壓降(一般為IV)。高效低損耗線性穩(wěn)壓節(jié)能裝置需要 一個(gè)內(nèi)部充電泵來(lái)提供一個(gè)更高的柵極驅(qū)動(dòng)電壓，或是一個(gè)由電路中此案有的5V或3V偏 置電源產(chǎn)生的二次低功耗輸入軌；這也就是設(shè)計(jì)基于NMOS旁路元件的高效低損耗線性穩(wěn) 壓節(jié)能裝置的原因。高效低損耗線性穩(wěn)壓節(jié)能裝置采用TRACK引腳，圖2顯示了在一個(gè)連接至TRACK 的外部電源，使用一個(gè)電阻器分壓器中心抽頭，其輸出電壓會(huì)跟蹤外部電源直到TRACK電 壓達(dá)到0. 8V?？衫迷撎匦赃M(jìn)行同時(shí)或比例排序操作。在內(nèi)核和許多處理器的輸入/輸出 功率和/或管理高度集成的上電復(fù)位電路的引腳之間，會(huì)出現(xiàn)ESD結(jié)構(gòu)應(yīng)力，而以上操作對(duì) 于減少該應(yīng)力有較大幫助；通過(guò)綁定PG信號(hào)到跟隨電源EN引腳，可輕松地進(jìn)行連續(xù)排序操 作。[0036]其中，NMOS旁路單元的內(nèi)部結(jié)構(gòu)包括電流限制模塊1、第一 NMOS場(chǎng)效應(yīng)管Tl、第 二 NMOS場(chǎng)效應(yīng)管T2、低電壓鎖定模塊2、熱量限制模塊5、軟啟動(dòng)發(fā)射模塊3、第一采樣比較 模塊、第二采樣比較模塊及故障延時(shí)模塊4，其中電流限制模塊1的輸入端為外部偏置壓 降輸入端Vin，輸出端與第一 NMOS場(chǎng)效應(yīng)管Tl的漏極連接；第一 NMOS場(chǎng)效應(yīng)管Tl的襯底 引線與源極連接、為電壓輸出端VOT，柵極與熱量限制模塊5的輸出端連接；熱量限制模塊5 的輸入端與第一采樣比較模塊的輸出端連接；第一采樣比較模塊的第一同相輸入端為第一 采樣信號(hào)輸入端SS，第二同相輸入端接地，反相輸入端為反饋信號(hào)輸入端FB、并與第二采 樣比較模塊的反相輸入端連接；第二采樣比較模塊的同相輸入端接地，輸出端與第二 NMOS 場(chǎng)效應(yīng)管T2的柵極連接；第二 NMOS場(chǎng)效應(yīng)管T2的漏極為跟蹤信號(hào)輸出端PG，襯底引線與 源極連接、并接地；軟啟動(dòng)發(fā)射模塊3的輸入端與低電壓鎖定模塊2的輸入端連接，保護(hù)端 接地，輸出端與故障延時(shí)模塊4的輸出端連接；故障延時(shí)模塊4的輸入端為第二采樣信號(hào)輸 入端EN;第一采樣比較模塊的電源端與低電壓鎖定模塊2的輸出端連接，補(bǔ)償端與故障延 時(shí)模塊4的輸出端連接。進(jìn)一步地，在上述實(shí)施例中，在低電壓鎖定模塊2的輸入端與軟啟動(dòng)發(fā)射模塊3的輸入端之間，串接有基準(zhǔn)電流檢測(cè)儀RFA1，在第一采樣比較模塊的第二同相輸入端與地之 間串接有第一基準(zhǔn)電壓檢測(cè)儀RFVl，在第二采樣比較模塊的同相輸入端與地之間串接有第 二基準(zhǔn)電壓檢測(cè)儀RFV2。進(jìn)一步地，在上述實(shí)施例中，第一采樣比較模塊可以為第一運(yùn)算放大器，第二采樣 比較模塊可以為第二運(yùn)算放大器。進(jìn)一步地，在上述實(shí)施例中，如圖3所示，第一采樣比較模塊和/或第二采樣比較 模塊的內(nèi)部結(jié)構(gòu)包括直流/直流變換器6、模數(shù)轉(zhuǎn)換器7、數(shù)字信號(hào)處理器8、第三分壓電 阻R3與第四分壓電阻R4，其中直流/直流變換器6的輸入端IN為第一采樣電壓輸入端， 與采樣信號(hào)輸入端EN、以及模數(shù)轉(zhuǎn)換器7的偏置信號(hào)輸入端BIAS及采樣信號(hào)輸入端EN連 接；直流/直流變換器6的保護(hù)端接地，輸出端與數(shù)字信號(hào)處理器8的I/O端連接；第三分 壓電阻R3與第四分壓電阻R4，串接在直流/直流變換器6及數(shù)字信號(hào)處理器8的公共端之 間；模數(shù)轉(zhuǎn)換器7的輸入端IN為第二采樣電壓輸入端，保護(hù)端接地，輸出端與數(shù)字信號(hào)處理 器8的核心控制端連接，跟蹤信號(hào)輸出端與第三分壓電阻及第四分壓電阻的公共端連接。圖3顯示了在采樣比較控制電路中，家用電器供電線路溫度、電壓、電流探測(cè)器分 別與模數(shù)轉(zhuǎn)換器7連接；并通過(guò)實(shí)時(shí)檢測(cè)電路與微電腦控制器連接，通過(guò)面技操作，使驅(qū)動(dòng) 器動(dòng)作，濾除電網(wǎng)電路中的瞬變浪涌，降低鐵心材料過(guò)度的磁滯進(jìn)而減少電流損失，使感性 負(fù)載，尤其是電機(jī)的溫度降低，用電效率提高。NM0SFET與具有相同電流速率的PM0SFET相比，由于一個(gè)較低的rDS(On)有其固有 特性，所以NM0SFET旁路元件只需要更低的Vin-Vott壓降，即可提供相同強(qiáng)度的電流。但是， 基于NMOS穩(wěn)壓器的閾值壓降(一般為IV)，線性穩(wěn)壓器需要一個(gè)內(nèi)部充電泵來(lái)提供一個(gè)更 高的柵極驅(qū)動(dòng)電壓，或是一個(gè)具有5V或3V偏置電源產(chǎn)生的二次低功耗輸入軌。這里，采樣比較可以實(shí)現(xiàn)無(wú)輸出電容的情況下較快的瞬態(tài)響應(yīng)，同時(shí)在設(shè)置有ESR 這種較大電容的情況下仍然保持穩(wěn)定；負(fù)載瞬態(tài)響應(yīng)之后并沒(méi)有輸出電壓振玲，表明穩(wěn)壓 器在沒(méi)有輸出電容的情況下非常穩(wěn)定。由于此性穩(wěn)壓節(jié)能裝置在沒(méi)有輸出電容的情況下比 較穩(wěn)定，同時(shí)瞬態(tài)響應(yīng)比較快，因此有足夠的用于欠功率器件的局部旁路電容來(lái)滿足大多數(shù)FPGA和DSP的瞬態(tài)響應(yīng)需求。由于不再需要用于電源軌的多聯(lián)大型電容器，從而降低了 總成本?？梢?jiàn)，本實(shí)用新型各實(shí)施例的高效低損耗線性穩(wěn)壓節(jié)能裝置，涉及低損耗線性穩(wěn) 壓節(jié)能裝置領(lǐng)域，尤其是在大電流低電壓的電路中運(yùn)用；由于經(jīng)濟(jì)迅速發(fā)展而電力建設(shè)的 滯后，使得許多地區(qū)供電緊張，而且電壓不穩(wěn)，現(xiàn)有線性穩(wěn)壓器普遍存在大電流應(yīng)用中效率 較低，額外氣流和/或需要對(duì)穩(wěn)壓器所產(chǎn)生的熱量進(jìn)行外部散熱，使用帶有PMOS旁路元件 的線性穩(wěn)壓器就會(huì)顯得不便，并且成本也會(huì)增加；而該高效低損耗線性穩(wěn)壓節(jié)能裝置，有兩 種不同規(guī)格的壓降第一種規(guī)格為Vin壓降，專門針對(duì)那些希望通過(guò)采用一個(gè)外部偏置電壓 來(lái)實(shí)現(xiàn)較低壓降的用戶；第二種規(guī)格為Vbias降壓，專門針對(duì)那些希望將IN和BIAS引腳綁 定在一起的用戶；并且，該高效低損耗線性穩(wěn)壓節(jié)能裝置利用線性和電調(diào)軟啟動(dòng)可以減少 浪涌電流峰值，并且使啟動(dòng)瞬間變量最小化；采用一個(gè)雙輸入軌和低壓差電源，使線性穩(wěn)壓 器比開(kāi)關(guān)穩(wěn)壓器更具吸引力，能夠減小電路板的尺寸并降低成本。綜上所述，本實(shí)用新型各實(shí)施例的高效低損耗線性穩(wěn)壓節(jié)能裝置，具有以下有益 效果(1)采用一個(gè)雙輸入軌和低壓差電源，使線性穩(wěn)壓器比開(kāi)關(guān)穩(wěn)壓器更具吸引力，能 夠減小電路板的尺寸并降低成本；(2)可高效的提供許多較低電壓和更高輸出電流的電源軌；(3)內(nèi)置可控軟啟動(dòng)、跟蹤和集成PG，可以處理線性穩(wěn)壓器的啟動(dòng)問(wèn)題；(4)在快速瞬態(tài)響應(yīng)中，可以是輸出電容器的總數(shù)量最少化，將得到近乎理想化的 轉(zhuǎn)換器。最后應(yīng)說(shuō)明的是以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本 實(shí)用新型，盡管參照前述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說(shuō)明，對(duì)于本領(lǐng)域的技術(shù)人員 來(lái)說(shuō)，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征 進(jìn)行等同替換。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均 應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求一種高效低損耗線性穩(wěn)壓節(jié)能裝置，其特征在于，包括NMOS旁路單元，所述NMOS旁路單元的外部結(jié)構(gòu)包括外部偏置壓降輸入端(VIN)、輸入引腳(IN)與偏置引腳(BIAS)綁定壓降輸入端(VBIAS)、第一采樣信號(hào)輸入端(SS)、第二采樣信號(hào)輸入端(EN)、電壓輸出端(VOUT)、跟蹤信號(hào)輸出端(PG)、反饋信號(hào)輸入端(FB)、第一分壓電阻(R1)及第二分壓電阻(R2)，其中所述第一分壓電阻(R1)與第二分壓電阻(R2)連接，所述電壓輸出端(VOUT)與第一分壓電阻(R1)遠(yuǎn)離第二分壓電阻(R2)的一端連接，所述反饋信號(hào)輸入端(FB)與第一分壓電阻(R1)及第二分壓電阻(R2)的公共端連接，所述第二分壓電阻(R2)遠(yuǎn)離第一分壓電阻(R1)的一端接地；所述外部偏置壓降輸入端(VIN)、輸入引腳(IN)與偏置引腳(BIAS)綁定壓降輸入端(VBIAS)、第一采樣信號(hào)輸入端(SS)、第二采樣信號(hào)輸入端(EN)、電壓輸出端(VOUT)、跟蹤信號(hào)輸出端(PG)及反饋信號(hào)輸入端(FB)，均與所述NMOS旁路單元的內(nèi)部結(jié)構(gòu)連接。
2.根據(jù)權(quán)利1所述的高效低損耗線性穩(wěn)壓節(jié)能裝置，其特征在于，所述NMOS旁路單元 的內(nèi)部結(jié)構(gòu)包括電流限制模塊、第一 NMOS場(chǎng)效應(yīng)管(Tl)、第二 NMOS場(chǎng)效應(yīng)管(T2)、低電 壓鎖定模塊、熱量限制模塊、軟啟動(dòng)發(fā)射模塊、第一采樣比較模塊、第二采樣比較模塊及故 障延時(shí)模塊，其中所述電流限制模塊的輸入端為外部偏置壓降輸入端(Vin)，輸出端與第一 NMOS場(chǎng)效應(yīng) 管(Tl)的漏極連接；所述第一 NMOS場(chǎng)效應(yīng)管(Tl)的襯底引線與源極連接、為電壓輸出端 (Vott)，柵極與熱量限制模塊的輸出端連接；所述熱量限制模塊的輸入端與第一采樣比較模 塊的輸出端連接；所述第一采樣比較模塊的第一同相輸入端為第一采樣信號(hào)輸入端(SS)， 第二同相輸入端接地，反相輸入端為反饋信號(hào)輸入端(FB)、并與第二采樣比較模塊的反相 輸入端連接；所述第二采樣比較模塊的同相輸入端接地，輸出端與第二 NMOS場(chǎng)效應(yīng)管(T2) 的柵極連接；所述第二 NMOS場(chǎng)效應(yīng)管(T2)的漏極為跟蹤信號(hào)輸出端(PG)，襯底引線與源 極連接、并接地；所述軟啟動(dòng)發(fā)射模塊的輸入端與低電壓鎖定模塊的輸入端連接，保護(hù)端接地，輸出端 與故障延時(shí)模塊的輸出端連接；所述故障延時(shí)模塊的輸入端為第二采樣信號(hào)輸入端(EN)；所述第一采樣比較模塊的電源端與低電壓鎖定模塊的輸出端連接，補(bǔ)償端與故障延時(shí) 模塊的輸出端連接。
3.根據(jù)權(quán)利要求2所述的高效低損耗線性穩(wěn)壓節(jié)能裝置，其特征在于，在所述低電壓 鎖定模塊的輸入端與軟啟動(dòng)發(fā)射模塊的輸入端之間，串接有基準(zhǔn)電流檢測(cè)儀(RFAl)，在第 一采樣比較模塊的第二同相輸入端與地之間串接有第一基準(zhǔn)電壓檢測(cè)儀(RFVl)，在第二采 樣比較模塊的同相輸入端與地之間串接有第二基準(zhǔn)電壓檢測(cè)儀(RFV2)。
4.根據(jù)權(quán)利要求2或3所述的高效低損耗線性穩(wěn)壓節(jié)能裝置，其特征在于，所述第一采 樣比較模塊為第一運(yùn)算放大器，第二采樣比較模塊為第二運(yùn)算放大器。
5.根據(jù)權(quán)利要求2或3所述的高效低損耗線性穩(wěn)壓節(jié)能裝置，其特征在于，所述第一采 樣比較模塊和/或第二采樣比較模塊的內(nèi)部結(jié)構(gòu)包括直流/直流變換器、模數(shù)轉(zhuǎn)換器、數(shù) 字信號(hào)處理器、第三分壓電阻(R3)與第四分壓電阻(R4)，其中所述直流/直流變換器的輸入端(IN)為第一采樣電壓輸入端，與采樣信號(hào)輸入端 (EN)、以及模數(shù)轉(zhuǎn)換器的偏置信號(hào)輸入端(BIAS)及采樣信號(hào)輸入端(EN)連接；所述直流/直流變換器的保護(hù)端接地，輸出端與數(shù)字信號(hào)處理器的I/O端連接；所述第三分壓電阻(R3)與第四分壓電阻(R4)，串接在直流/直流變換器及數(shù)字信號(hào)處 理器的公共端之間；所述模數(shù)轉(zhuǎn)換器的輸入端(IN)為第二采樣電壓輸入端，保護(hù)端接地，輸出端與數(shù)字信 號(hào)處理器的核心控制端連接，跟蹤信號(hào)輸出端與第三分壓電阻及第四分壓電阻的公共端連 接。
專利摘要本實(shí)用新型公開(kāi)了一種高效低損耗線性穩(wěn)壓節(jié)能裝置，包括NMOS旁路單元，所述NMOS旁路單元的外部結(jié)構(gòu)包括外部偏置壓降輸入端(VIN)、輸入引腳(IN)與偏置引腳(BIAS)綁定壓降輸入端(VBIAS)、第一采樣信號(hào)輸入端(SS)、第二采樣信號(hào)輸入端(EN)、電壓輸出端(VOUT)、跟蹤信號(hào)輸出端(PG)、反饋信號(hào)輸入端(FB)、第一分壓電阻(R1)及第二分壓電阻(R2)。本實(shí)用新型所述高效低損耗線性穩(wěn)壓節(jié)能裝置，可以克服現(xiàn)有技術(shù)中效率低、成本高及使用不方便等缺陷，以實(shí)現(xiàn)效率高、成本低及使用方便。
文檔編號(hào)G05F1/56GK201638100SQ201020107130
公開(kāi)日2010年11月17日 申請(qǐng)日期2010年2月3日 優(yōu)先權(quán)日2010年2月3日
發(fā)明者戴偉 申請(qǐng)人:烏魯木齊希望電子有限公司