本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體涉及一種基于亞閾值MOSFET的超低功耗基準(zhǔn)產(chǎn)生電路的設(shè)計。

背景技術(shù)：

在模擬集成電路或混合信號設(shè)計領(lǐng)域，基準(zhǔn)電壓源是非常重要且常用的模塊，應(yīng)用在模擬與數(shù)字轉(zhuǎn)換器、功率轉(zhuǎn)換器、功率放大器等電路中，它的作用是為系統(tǒng)提供一個不隨溫度及供電電壓變化的電壓基準(zhǔn)。電源電壓的持續(xù)下降，低壓低功耗、低溫度系數(shù)、高電源抑制比的基準(zhǔn)源設(shè)計變得十分關(guān)鍵。目前采用低電壓供電，并具有較低功耗的電壓基準(zhǔn)電路有著特殊而重要的意義。移動電子設(shè)備的逐漸增多，要求模擬集成電路的電源電壓能夠降至1V左右，功耗在uW量級上。低溫度系數(shù)、低功耗的基準(zhǔn)源(Reference)設(shè)計是十分關(guān)鍵的，是未來的發(fā)展方向。

與帶隙基準(zhǔn)一樣，產(chǎn)生最終的輸出基準(zhǔn)電壓需要兩部分電壓，具有正溫系數(shù)的電壓以及具有負(fù)溫系數(shù)的電壓，進行一定的比例疊加之后產(chǎn)生近似零溫的輸出基準(zhǔn)電壓，與帶隙不同的是正溫由ΔV_BE變?yōu)榱甩_GS，而負(fù)溫電壓通常利用NMOS管的閾值電壓V_THN產(chǎn)生?；趤嗛撝礐MOS的基準(zhǔn)源電路實現(xiàn)框圖如圖1所示，通常由5部分組成，偏置電路部分為整個電路提供電流，通常為亞閾值電流；啟動電路解決電路零狀態(tài)問題；ΔV_GS產(chǎn)生電路利用亞閾值MOSFET的漏源電流特性產(chǎn)生正溫系數(shù)電壓；V_CTAT產(chǎn)生電路，產(chǎn)生負(fù)溫系數(shù)電壓；最后將上述的正負(fù)溫系數(shù)電壓以一定的比例疊加得到最后的基準(zhǔn)電壓。

ΔV_GS產(chǎn)生電路的原理為如下：

亞閾值MOSFET的漏源電流具有如下形式：

其中μ是遷移率，C_ox是單位面積柵氧化電容，m是柵極和溝道表面耦合因數(shù)的倒數(shù)，V_T為熱電壓，W和L分別是MOSFET的寬和長，V_TH為MOSFET的閾值電壓。當(dāng)MOSFET漏源之間的電壓V_DS大于0.1V時可以將最后一部分近似成為1，則此時亞閾值區(qū)MOSFET的漏源電流表達(dá)式為指數(shù)關(guān)系，如下:

通過上式可以推斷，漏源電流成比例關(guān)系的兩個亞閾值區(qū)MOSFET的柵源電壓V_GS之差就能得到與熱電壓V_T相關(guān)的線性表達(dá)式，即PTAT電壓。

但是傳統(tǒng)意義上認(rèn)為兩個漏源電流成比例的亞閾值MOSFET的ΔV_GS為線性的正溫系數(shù)電壓，該電壓的表達(dá)式如下：

ΔV_GS＝mV_T lnN (3)

N為兩個亞閾值MOSFET的電流值比，V_T為熱電壓，m為柵極和溝道表面耦合因數(shù)的倒數(shù)。實際上m在溫度變化的過程中并不是維持恒定的，m在高溫下呈現(xiàn)正溫特性，特別是在85℃以上的溫度范圍。傳統(tǒng)意義的亞閾值基準(zhǔn)電路忽略m的變化，導(dǎo)致其溫度特性并沒有得到優(yōu)化，或者換言之傳統(tǒng)意義上的亞閾值基準(zhǔn)源的應(yīng)用溫度范圍較窄。另一方面現(xiàn)階段亞閾值基準(zhǔn)源的功耗一般在μW量級，相對于nW甚至是pW量級還存在較大的優(yōu)化空間。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有的基于亞閾值MOSFET產(chǎn)生的低功耗基準(zhǔn)源的在溫度特性以及μW量級功耗方面的不足之處，本發(fā)明提出了一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路，實現(xiàn)了-40℃～100℃溫度范圍內(nèi)達(dá)到近似零溫的特性以及功耗實現(xiàn)nW量級的自偏置超低功耗亞閾值基準(zhǔn)源。

本發(fā)明的技術(shù)方案是：

一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路，包括：啟動電路、自偏置V_PTAT產(chǎn)生電路、平方律電流產(chǎn)生電路和基準(zhǔn)電壓輸出電路，所述啟動電路的輸出端連接所述自偏置V_PTAT產(chǎn)生電路的輸入端，其特征在于：所述平方律電流產(chǎn)生電路接在自偏置V_PTAT產(chǎn)生電路和基準(zhǔn)電壓輸出電路之間，利用自偏置V_PTAT產(chǎn)生電路產(chǎn)生的正溫系數(shù)電壓即PTAT電壓V_PTAT產(chǎn)生平方律電流，再將平方律電流引入基準(zhǔn)電壓輸出電路得到基準(zhǔn)電壓VREF。

具體的，所述啟動電路包括第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第一PMOS管M_P1和第二PMOS管M_P2，第一NMOS管M_N1作為啟動電容使用，其源極和漏極接地，其柵極接第一PMOS管M_P1的漏極；第一PMOS管M_P1作為啟動開關(guān)管，其柵極接地，其源極接電源電壓VCC；第二NMOS管M_N2和第二PMOS管M_P2為基本反相器形式連接，第二NMOS管M_N2和第二PMOS管M_P2的柵極短接并連接第一PMOS管M_P1的漏極，第二NMOS管M_N2和第二PMOS管M_P2的漏極短接并連接第三NMOS管M_N3的柵極，第二NMOS管M_N2的源極接地，第二PMOS管M_P2的源極接電源電壓VCC；第三NMOS管M_N3的源極接地，其漏極作為啟動支路的輸出端。

具體的，所述自偏置V_PTAT產(chǎn)生電路包括第三PMOS管M_P3、第四PMOS管M_P4、第四NMOS管M_N4、第五NMOS管M_N5和第六NMOS管M_N6，啟動支路的輸出端接第三PMOS管M_P3的柵極和漏極，第三PMOS管M_P3和第四PMOS管M_P4形成基本電流鏡連接關(guān)系，第三PMOS管M_P3和第四PMOS管M_P4柵極相連，其源極都接電源電壓VCC；第四NMOS管M_N4的漏極接第三PMOS管M_P3的漏極，其柵極接第五NMOS管M_N5的柵極、第六NMOS管M_N6的柵極和漏極以及第四PMOS管M_P4的漏極，第四NMOS管M_N4和第五NMOS管M_N5的源極接地，第五NMOS管M_N5和第六NMOS管M_N6的襯底短接并接地；第五NMOS管M_N5漏極和第六NMOS管M_N6的源極相連，其連接點作為自偏置V_PTAT產(chǎn)生電路的輸出端。

具體的，所述平方律電流產(chǎn)生電路包括第五PMOS管M_P5和第七NMOS管M_N7，第五PMOS管M_P5和第七NMOS管M_N7的漏極相連并接自偏置VPTAT產(chǎn)生電路的輸出端連接所述自偏置V_PTAT產(chǎn)生電路的輸出端，第五PMOS管M_P5的源極接電源電壓VCC，第七NMOS管M_N7的源極接地。

具體的，所述基準(zhǔn)電壓輸出電路包括第六PMOS管M_P6和第八NMOS管M_N8，第六PMOS管M_P6的柵極與所述平方律電流產(chǎn)生電路中的第五PMOS管M_P5的柵極相連并連接所述自偏置VPTAT產(chǎn)生電路中第四PMOS管M_P4的柵極，第八NMOS管M_N8的柵極和漏極短接并連接所述平方律電流產(chǎn)生電路中第七NMOS管M_N7的柵極，第六PMOS管M_P6的源極接電源電壓VCC，第八NMOS管M_N8的源極接地，第六PMOS管M_P6和第八NMOS管M_N8的漏極相連，其連接節(jié)點作為基準(zhǔn)電壓輸出電路的輸出端輸出基準(zhǔn)電壓VREF。

具體的，所述平方律電流正比于μT²，μ為載流子遷移率，T為溫度。

本發(fā)明增益效果：基準(zhǔn)電壓VREF在-40℃～100℃溫度范圍內(nèi)能達(dá)到近似零溫的特性；在傳統(tǒng)亞閾值基準(zhǔn)基礎(chǔ)上改進了載流子遷移率的溫度非線性帶來的溫度特性變差問題；將功耗進一步從μW量級壓入nW量級，實現(xiàn)低功耗。

附圖說明

圖1為現(xiàn)有技術(shù)中基于亞閾值CMOS基準(zhǔn)源的基本結(jié)構(gòu)圖。

圖2為本發(fā)明提出的一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路拓?fù)浣Y(jié)構(gòu)圖。

圖3為本發(fā)明提出的一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路的電路全圖。

具體實施方式

下面結(jié)合附圖和具體的實施例對本發(fā)明作進一步的闡述。

本發(fā)明提出的高精度自啟動供電電路的系統(tǒng)拓?fù)浣Y(jié)構(gòu)圖如圖2所示，由4部分組成，啟動電路、自偏置V_PTAT產(chǎn)生電路、平方律電流產(chǎn)生電路、基準(zhǔn)電壓輸出電路；啟動支路在電路初始化階段將第三PMOS管M_P3的柵端拉低，使電路脫離零狀態(tài)，正常工作后，啟動支路將退出工作；自偏置V_PTAT產(chǎn)生電路，利用工作在亞閾值區(qū)的第五NMOS管M_N5和第六NMOS管M_N6的V_GS之差，產(chǎn)生正溫系數(shù)電壓；平方律電流產(chǎn)生電路將正溫電壓轉(zhuǎn)化為正比于μT²的電流；基準(zhǔn)電壓輸出電路使正比于μT²的電流通過第八NMOS管M_N8的轉(zhuǎn)換，輸出基準(zhǔn)電壓。

以下通過電路的工作過程結(jié)合實際線路圖進行詳細(xì)分析。

如圖3所示為本發(fā)明提出的一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路的電路示意圖，啟動電路包括第一NMOS管M_N1、第二NMOS管M_N2、第三NMOS管M_N3、第一PMOS管M_P1和第二PMOS管M_P2，第一NMOS管M_N1作為啟動電容使用，其源極和漏極接地，其柵極接第一PMOS管M_P1的漏極；第一PMOS管M_P1作為啟動開關(guān)管，其柵極接地，其源極接電源電壓VCC；第二NMOS管M_N2和第二PMOS管M_P2為基本反相器形式連接，第二NMOS管M_N2和第二PMOS管M_P2的柵極短接并連接第一PMOS管M_P1的漏極，第二NMOS管M_N2和第二PMOS管M_P2的漏極短接并連接第三NMOS管M_N3的柵極，第二NMOS管M_N2的源極接地，第二PMOS管M_P2的源極接電源電壓VCC；第三NMOS管M_N3的源極接地，其漏極作為啟動支路的輸出端。

上電階段，作為啟動電容的第一NMOS管M_N1的初始電壓為0，此時第三NMOS管M_N3導(dǎo)通，將第三PMOS管M_P3的電位拉低，電路進入工作狀態(tài)，同時另一方面第一PMOS管M_P1為第一NMOS管M_N1充電，當(dāng)時第一NMOS管M_N1兩端的電位高至反相器的反轉(zhuǎn)閾值(接近0.5VCC)時，第三NMOS管M_N3關(guān)斷，啟動支路退出，最終第一NMOS管M_N1兩端電位將會接近VCC。

如圖3所示，自偏置V_PTAT產(chǎn)生電路包括第三PMOS管M_P3、第四PMOS管M_P4、第四NMOS管M_N4、第五NMOS管M_N5和第六NMOS管M_N6，啟動支路的輸出端接第三PMOS管M_P3的柵極和漏極，第三PMOS管M_P3和第四PMOS管M_P4形成基本電流鏡連接關(guān)系，第三PMOS管M_P3和第四PMOS管M_P4柵極相連，其源極都接電源電壓VCC；第四NMOS管M_N4的漏極接第三PMOS管M_P3的漏極，其柵極接第五NMOS管M_N5的柵極、第六NMOS管M_N6的柵極和漏極以及第四PMOS管M_P4的漏極，第四NMOS管M_N4和第五NMOS管M_N5的源極接地，第五NMOS管M_N5和第六NMOS管M_N6的襯底短接并接地；第五NMOS管M_N5漏極和第六NMOS管M_N6的源極相連，其連接點作為自偏置V_PTAT產(chǎn)生電路的輸出端。

第五NMOS管M_N5和第六NMOS管M_N6工作于亞閾值區(qū)，則有其輸出電壓V_PTAT具有如下表達(dá)式：

V_PTAT＝V_GS,MN5-V_GS,MN6

＝V_TH,MN5-V_TH,MN6+mV_TlnN (4)

其中m為柵極和溝道表面耦合因數(shù)的倒數(shù)，V_T為熱電壓值，V_TH之間的差異來自于襯底電壓V_SB的不同。MOSFET的閾值電壓與其襯偏電壓V_SB具有如下關(guān)系：

其中V_TH0為無襯偏時的閾值電壓，Φ_F為襯底費米勢，γ為體效應(yīng)因子，V_SB為其襯偏電壓。

則(4)式中的閾值電壓差可表示為如下：

對上式中括號部分進行一次泰勒近似：

代回(4)式則有：

V_PTAT＝N×V_T (9)

其中m為與溫度相關(guān)的因子，N為第六NMOS管M_N6與第五NMOS管M_N5的尺寸比。m在本發(fā)明所提出的結(jié)構(gòu)中被消除，即所得到的正溫電壓V_PTAT與m無關(guān)，純粹地只與V_T相關(guān)，所得到的正溫電壓為標(biāo)準(zhǔn)線性的。

如圖3電路全圖所示，平方律電流產(chǎn)生電路包括第五PMOS管M_P5和第七NMOS管M_N7，第五PMOS管M_P5和第七NMOS管M_N7的漏極相連并接自偏置VPTAT產(chǎn)生電路的輸出端，第五PMOS管M_P5的源極接電源電壓VCC，第七NMOS管M_N7的源極接地?；鶞?zhǔn)電壓輸出電路包括第六PMOS管M_P6和第八NMOS管M_N8，第六PMOS管M_P6的柵極與所述平方律電流產(chǎn)生電路中的第五PMOS管M_P5的柵極相連并連接所述自偏置VPTAT產(chǎn)生電路中第四PMOS管M_P4的柵極，第八NMOS管M_N8的柵極和漏極短接并連接所述平方律電流產(chǎn)生電路中第七NMOS管M_N7的柵極，第六PMOS管M_P6的源極接電源電壓VCC，第八NMOS管M_N8的源極接地，第六PMOS管M_P6和第八NMOS管M_N8的漏極相連，其連接節(jié)點作為基準(zhǔn)電壓輸出電路的輸出節(jié)點。

在該部分中特別說明，第七NMOS管M_N7工作在線性區(qū)，第八NMOS管M_N8工作在飽和區(qū)，則有：

從結(jié)構(gòu)可以看出第七NMOS管M_N7、第八NMOS管M_N8具有相同的V_GS和V_TH，則有上式可重新表達(dá)為：

其中n為第五PMOS管M_P5、第六PMOS管M_P6的鏡像比例，通過上式將I解出如下：

其中K為比例系數(shù)，表達(dá)式如下：

其中N為第六NMOS管M_N6與第五NMOS管M_N5的尺寸比，N₁為第八NMOS管M_N8與第七NMOS管M_N7的尺寸比。

該電流通過工作在飽和區(qū)的第八NMOS管MN₈之后所得的VREF為：

通過上式可以看出，最后的基準(zhǔn)電壓輸出為V_T的常數(shù)倍與V_TH0的疊加而得，V_TH0具有近似線性的溫度特性，合理的設(shè)置電路參數(shù)能夠使得VREF在寬的溫度范圍內(nèi)達(dá)到近似零溫的特性。

在一些實施例中，溫度范圍能達(dá)到-40℃～100℃。

在一些實施例中，功耗能達(dá)到100nw左右。

本發(fā)明中的關(guān)鍵點在于巧妙地應(yīng)用襯偏效應(yīng)得到寬溫度范圍的線性正溫電壓，通過設(shè)置后續(xù)第七NMOS管M_N7、第八NMOS管M_N8的工作區(qū)域?qū)⑤d流子的溫度非線性影響消除，得到高溫度穩(wěn)定性的基準(zhǔn)輸出。

本發(fā)明中第五NMOS管M_N5和第六NMOS管M_N6工作于亞閾值區(qū)，相比飽和區(qū)而言節(jié)省了功耗。通過參數(shù)優(yōu)化使得整個基準(zhǔn)實現(xiàn)了nw量級的功耗，具有低功耗的特點。

本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護范圍內(nèi)。