專利名稱：變頻多相位電壓調(diào)節(jié)器及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多相電壓調(diào)節(jié)器及其控制方法，尤其涉及一種在輕載下 具有變頻機(jī)制的多相電壓調(diào)節(jié)器及其控制方法。
背景技術(shù)：
一般來說，電腦系統(tǒng)內(nèi)中央處理器(CPU)的電源并不是直接由電源供 應(yīng)器(Power Supply, PSU)提供的，主要原因為中央處理器所需的核心電壓 Vcore是按照其負(fù)載的大小而不斷改變，因此，中央處理器所需的核心電壓 Vcore可能瞬間內(nèi)增強(qiáng)或減弱，而電源供應(yīng)器是無法直接對如此突如其來的 改變作出反應(yīng)。為了解決此問題，主板上設(shè)有專為中央處理器供電的電壓調(diào) 節(jié)器(Voltage Regulator Module, VRM)，其主要由脈沖寬度調(diào)制控制單元 (Pulse Width Modulation Controller, PWM控制單元)、晶體管(MOSFET)、 電感(Choke)及電容(Capacitor)組成。它能感應(yīng)來自中央處理器所發(fā)出的 電壓電平需求，原理是檢測中央處理器的VID信號，并按信號將電壓進(jìn)行調(diào) 整，不會因電流突如其來的改變，令電壓突然驟變，影響中央處理器的運作。 簡單的來說，PWM控制單元能把輸入的電壓的變化轉(zhuǎn)換成脈沖信號，監(jiān)控 功率電路的輸出狀態(tài)，并作出實時修正，并控制晶體管所形成的開關(guān)，進(jìn)而 掌控電流進(jìn)出；電感則用為儲能整流的元件，在電流通過時將過多的能量暫 存起來，或在電流不足時再釋放能量，以達(dá)到穩(wěn)定電流的作用；電容則具備 蓄電濾波的功能，不單可去除低頻雜波，還負(fù)責(zé)儲備電流，確保穩(wěn)定供電給 中央處理器。
請參照圖1，其所示為已知電腦主板上的單相式電壓調(diào)節(jié)器(Single-Phase Voltage Regulator Module)示意圖。該單相式電壓調(diào)節(jié)器包括PWM控制單 元10、馬區(qū)動單元(driver) 20、功率級電路(power stage circuit) 30。其中， PWM控制單元IO可以輸出脈波信號(PWM)至驅(qū)動單元20。
再者，驅(qū)動單元20中有引導(dǎo)邏輯電路(steering logic circuit) 22以及兩
個驅(qū)動電路(driving circuit) 24、 26。該引導(dǎo)邏輯電路22根據(jù)脈波信號產(chǎn)生 第一信號與第二信號，而兩個驅(qū)動電路24、 26分別接收第一信號與第二信號 后產(chǎn)生第一驅(qū)動信號SI與第二驅(qū)動信號S2。
再者，功率級電路30中包括上功率晶體管(upper power FET) Ml、下 功率晶體管(lower power FET) M2、輸出電感(output choke) L、電感等效 直流電阻(DC Resistance) Rs、輸出電容(output capacitor) Co。其中，上 功率晶體管M1漏極(D)連接至電源電壓Vcc，上功率晶體管M1柵極(G) 接收第一驅(qū)動信號Sl，上功率晶體管Ml源極(S)連接至輸出電感L的第 一端。下功率晶體管M2漏極(D)連接至輸出電感L的第一端，下功率晶 體管M2柵極(G)接收第二驅(qū)動信號S2，下功率晶體管M1源極(S)連接 至接地端(GND)。再者，電感等效直流電阻Rs連接于輸出電感L的第二 端與核心電壓輸出端Vcore之間。而輸出電容Co連接于核心電壓輸出端 Vcore與接地端(GND)之間。
再者，核心電壓輸出端Vcore可連接至主板上的電源層(power layer, 未示出)，而電源層則接至中央處理器用以提供中央處理器所需的核心電壓 Vcore;再者，上功率晶體管M1與下功率晶體管M2為n型金屬氧化物場效 應(yīng)晶體管(n-MOSFET)，而電源電壓Vcc為12V。
由于第一驅(qū)動信號與第二驅(qū)動信號的驅(qū)動，輸出電感L以及電感等效直 流電阻Rs上會產(chǎn)生輸出電流Io至中央處理器。而根據(jù)輸出電流Io的大小可 以得知中央處理器處于高運轉(zhuǎn)負(fù)載(重載)或者低運轉(zhuǎn)負(fù)載(輕載)。當(dāng)中 央處理器處于高運轉(zhuǎn)負(fù)載(重載)時，根據(jù)電感等效直流電阻Rs上的檢測 電壓Vs， PWM控制單元IO上的反饋邏輯電路(Feedback Logic Circuit) 12 可以接收檢測電壓Vs，并增加脈波信號的脈沖寬度(pulse width)以提高輸 出電流Io;反之，當(dāng)中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時，根據(jù)電感等效 直流電阻Rs上的檢測電壓Vs， PWM控制單元10上的反饋邏輯電路12可 以接收檢測電壓Vs，并減少脈波信號的脈沖寬度，以減少輸出電流Io。
再者，雖然上述的脈波信號的脈沖寬度可以改變，但是很明顯地脈波信 號的頻率還是維持恒定值，而此恒定值可稱為脈波信號的切換頻率(Fsw)。 而脈波信號的切換頻率是由PWM控制單元10的腳位(pin)外接的電阻Rl 所決定的。請再參照圖l， PWM控制單元中還包括振蕩器(Oscillator) 11，
經(jīng)由此腳位外接的電阻(Rl)即可決定該切換頻率的大小。
一般來說，振蕩器11連接的電阻R1的電阻值越高，切換頻率(Fsw)越低，反之，振蕩器 ll連接的電阻Rl的電阻值越低，切換頻率(Fsw)越高。
再者，所謂電壓調(diào)節(jié)器的相位，就是指由晶體管、電感及電容三個元件 組成的PWM電路，愈多的相位表示電壓調(diào)節(jié)器內(nèi)含愈多的PWM電路。由 于現(xiàn)今中央處理器的功耗越來越大，因此現(xiàn)今主板上多會采用由多組晶體管、 電感及電容組成的多相式電壓調(diào)節(jié)器。與采用單相或較少相位的電壓調(diào)節(jié)器 相比，較多相位的多相式電壓調(diào)節(jié)器能對中央處理器突如其來的負(fù)載改變， 反應(yīng)更為敏捷，進(jìn)而有效提升穩(wěn)定性，因此現(xiàn)今主板內(nèi)的多相式電壓調(diào)節(jié)器 的相位不斷地提高。
請參照圖2，其所示為已知電腦主板上的四相式電壓調(diào)節(jié)器示意圖。該 主板上具有四相電壓調(diào)節(jié)器。該四相式電壓調(diào)節(jié)器包括脈沖寬度調(diào)制控制單 元40、四條電流提供路徑(current providing path) 41~44。其中，第一電流 提供路徑41包括第一驅(qū)動單元50與第一功率級電路90;第二電流提供路徑 42包括第二驅(qū)動單元60與第二功率級電路100;第三電流提供路徑43包括 第三驅(qū)動單元70與第三功率級電路110;且，第四電流提供路徑44包括第 四驅(qū)動單元80與第四功率級電路120。再者，PWM控制單元40可以輸出四 相脈波信號PWM1、 PWM2、 PWM3、 PWM4分別至第一驅(qū)動單元50、第二 驅(qū)動單元60、第三驅(qū)動單元70、第四驅(qū)動單元80。
再者，第一驅(qū)動單元50搭配第一功率級電路90、第二驅(qū)動單元60搭配 第二功率級電路IOO、第三驅(qū)動單元70搭配第三功率級電路110、以及第四 驅(qū)動單元80搭配第四功率級電路120后即形成四相電壓調(diào)節(jié)器。再者，四個 功率級電路90、 100、 110、 120所輸出的核心電壓Vcore均連接至主板上的 電源層(未示出)，而電源層則接至中央處理器用以提供中央處理器所需的 核心電壓Vcore。因此，提供給中央處理器的電流是由四相電壓調(diào)節(jié)器根據(jù) 四個脈波信號PWM1 、 PWM2、 PWM3、 PWM4來提供四個輸出電流Iol 、 Io2、 Io3、 k)4的總合。再者，上述四個驅(qū)動單元的電路與圖1中驅(qū)動單元的電路 相同，因此其動作原理不再贅述；同理，上述四個功率級電路的電路與圖1 中功率級電路的電路相同，因此其動作原理不再贅述。同理，由于振蕩器45 連接固定值的電阻R1，因此，脈波信號的切換頻率(Fsw)還是維持一定值。隨著電壓調(diào)節(jié)器相位數(shù)的增加，中央處理器操作頻率的安全和穩(wěn)定也同
時提升；然而，在追求中央處理器操作頻率的安全和穩(wěn)定的同時，隨著環(huán)保
意識的高漲和環(huán)境資源的枯竭，廠商也必須同時考慮電壓調(diào)節(jié)器的效率。其 實電壓調(diào)節(jié)器本身也會擁有阻抗因素，越多相位的電壓調(diào)節(jié)器同時也會帶來 更多的能源損耗，再加上電壓調(diào)節(jié)器在低負(fù)載下有效率偏低的問題，如果電 壓調(diào)節(jié)器相位數(shù)目越多，低負(fù)載的電能損耗越大，如此將造成不必要的資源 浪費。
請參照圖3A，其所示為電壓調(diào)節(jié)器效率曲線圖(以四相供電和八相供電 的電壓調(diào)節(jié)器為例)。由該效率曲線圖可知，當(dāng)中央處理器處于高運轉(zhuǎn)負(fù)載 (重載)時，亦即中央處理器的電流高于特定值I—CPUref時，八相供電的電 壓調(diào)節(jié)器的效率高于四相供電的電壓調(diào)節(jié)器；然而，當(dāng)中央處理器處于低運 轉(zhuǎn)負(fù)載(輕載)時，亦即中央處理器上電流低于特定值I—CPUref時，四相供 電的電壓調(diào)節(jié)器的效率則高于八相供電的電壓調(diào)節(jié)器。因此，目前一些主板 廠商根據(jù)此效率曲線圖的特性，推出具有節(jié)能功能的主板，亦即利用負(fù)載檢 測電路來檢測中央處理器的負(fù)載，進(jìn)而決定電壓調(diào)節(jié)器的工作相位數(shù)。也就 是說，當(dāng)負(fù)載檢測電路檢測出中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時，電壓 調(diào)節(jié)器則開啟全部的相位來對中央處理器供電，而當(dāng)負(fù)載檢測電路檢測出中 央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時，電壓調(diào)節(jié)器則關(guān)閉部份的相位來對中 央處理器供電，如此一來，在不降低中央處理器效率和穩(wěn)定的前題下，通過 電壓調(diào)節(jié)器供電相位數(shù)的切換，可實現(xiàn)電壓調(diào)節(jié)器效率的最佳化。
請參照圖3B，其所示為傳統(tǒng)具有效率最佳化電壓調(diào)節(jié)器效率曲線圖(以 四相供電和八相供電的電壓調(diào)節(jié)器為例)。如圖所示，在中央處理器處于高 運轉(zhuǎn)負(fù)載(重載)時(CPU電流高于I—CPUref)，電壓調(diào)節(jié)器開啟全部八個 相位來對中央處理器供電；在中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時(CPU 電流低于I—CPUref)，電壓調(diào)節(jié)器則只采用四個相位來對中央處理器供電， 如此將可得到電壓調(diào)節(jié)器效率的最佳化(圖3B實線)。
請參照圖4，其所示為傳統(tǒng)多相式電壓調(diào)節(jié)器相位數(shù)切換控制流程圖(以 四相供電和八相供電間的切換為例)。首先在步驟41，電腦系統(tǒng)初始化電壓 調(diào)節(jié)器，且假設(shè)電壓調(diào)節(jié)器的初始相位值為八；在步驟43，電壓調(diào)節(jié)器根據(jù) 該相位值對中央處理器供電；在步驟45，負(fù)載檢測電路檢測中央處理器的電流是否低于特定值I—CPUref;若中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)，亦即 中央處理器上電流低于特定值I—CPUref時，則在步驟47設(shè)定電壓調(diào)節(jié)器的 相位值為四，然后到步驟43，電壓調(diào)節(jié)器根據(jù)該相位值對中央處理器供電； 若中央處理器處于高運轉(zhuǎn)負(fù)載(重載)，亦即中央處理器上電流高于特定值 I—CPUref時，則在步驟49設(shè)定電壓調(diào)節(jié)器的相位值為八，然后到步驟43， 電壓調(diào)節(jié)器根據(jù)該相位值對中央處理器供電。
然而，上述具有變頻功能的電壓調(diào)節(jié)器，并非處于電壓調(diào)節(jié)器的最佳效率。

發(fā)明內(nèi)容
本發(fā)明為一種變頻多相位電壓調(diào)節(jié)器，連接至中央處理器，包含脈沖 寬度調(diào)制控制單元，產(chǎn)生多個脈波信號，這些脈波信號具有不同的相位，并 具有腳位；第一電阻，具有第一端連接所述的腳位，第二端連接到低電壓； 第二電阻，具有第三端連接所述的腳位；開關(guān)晶體管，連接在低電壓與第二 電阻的第四端之間，并接收使能信號控制；多個電流提供路徑，分別接收這 些脈波信號后，轉(zhuǎn)換為中央處理器的電流；以及，負(fù)載檢測電路，內(nèi)部具有 電流參考值，此電流參考值與電流比較后，產(chǎn)生控制信號，而該控制信號控 制使能信號來產(chǎn)生第一切換頻率或第二切換頻率，并使得脈沖寬度調(diào)制控制 單元輸出全部的脈波信號或部分的脈波信號。
根據(jù)一個實施例，上述變頻多相位電壓調(diào)節(jié)器中，當(dāng)所述中央處理器的 電流大于所述電流參考值時，所述控制信號控制所述使能信號關(guān)閉所述開關(guān) 晶體管，以所述第一電阻值來提供所述第一切換頻率，于所述脈沖寬度調(diào)制 單元的所述腳位，并使得所述脈沖寬度調(diào)制控制單元輸出全部的所述多個脈 波信號；以及，當(dāng)所述中央處理器的電流小于所述電流參考值時，所述控制 信號控制所述使能信號所述開關(guān)晶體管，以所述第一電阻與所述第二電阻值 來提供所述第二切換頻率，于所述脈沖寬度調(diào)制單元的所述腳位，并使得所 述脈沖寬度調(diào)制控制單元輸出部分的所述多個脈波信號。
根據(jù)一個實施例，上述變頻多相位電壓調(diào)節(jié)器中，所述脈沖寬度調(diào)制控 制單元輸出部分的所述多個脈波信號數(shù)目為四個，以及全部的所述多個脈波 信號數(shù)目為八個。 根據(jù)一個實施例，上述變頻多相位電壓調(diào)節(jié)器中，所述負(fù)載檢測電路為 比較器，當(dāng)所述中央處理器的電流低于所述電流參考值時，所述比較器產(chǎn)生 第一電平的使能信號；當(dāng)所述中央處理器的電流高于所述電流參考值時，所 述比較器產(chǎn)生第二電平的使能信號。
根據(jù)一個實施例，上述變頻多相位電壓調(diào)節(jié)器中，每一所述電流提供路 徑還包括驅(qū)動單元，連接所述脈沖寬度調(diào)制控制單元，以對應(yīng)接收任所述
脈波信號；以及功率級電路，連接所述驅(qū)動單元，以產(chǎn)生所述中央處理器的
所述電流。
本發(fā)明為一種具有變頻多相位電壓調(diào)節(jié)器的主機(jī)，包括中央處理器； 以及變頻多相位電壓調(diào)節(jié)器，提供電流到中央處理器，包括脈沖寬度調(diào)制 控制單元，產(chǎn)生多個脈波信號，上述這些脈波信號具有不同的相位，并具有 腳位；第一電阻，具有第一端連接該腳位，第二端連接到低電壓；第二電阻， 具有第三端連接該腳位；開關(guān)晶體管，連接在該低電壓與該第二電阻的第四 端之間，并接收使能信號控制；多個電流提供路徑，分別接收上述這些脈波 信號后，轉(zhuǎn)換為該中央處理器的該電流；及負(fù)載檢測電路，內(nèi)部具有電流參 考值，該電流參考值與該電流比較后，產(chǎn)生控制信號，該控制信號控制該使 能信號來產(chǎn)生第一切換頻率或第二切換頻率，并使得該脈沖寬度調(diào)制控制單 元輸出全部的上述這些脈波信號或部分的上述這些脈波信號。
根據(jù)一個實施例，上述具有變頻多相位電壓調(diào)節(jié)器的主機(jī)中，當(dāng)所述中 央處理器的電流大于所述電流參考值時，所述控制信號控制所述使能信號關(guān) 閉所述開關(guān)晶體管，以所述第一電阻值來提供所述第一切換頻率，于所述脈 沖寬度調(diào)制單元的所述腳位，并使得所述脈沖寬度調(diào)制控制單元輸出全部的 所述多個脈波信號；以及，當(dāng)所述中央處理器的電流小于所述電流參考值時， 所述控制信號控制所述使能信號所述開關(guān)晶體管，以所述第一電阻與所述第 二電阻值來提供所述第二切換頻率，于所述脈沖寬度調(diào)制單元的所述腳位， 并使得所述脈沖寬度調(diào)制控制單元輸出部分的所述多個脈波信號。
根據(jù)一個實施例，上述具有變頻多相位電壓調(diào)節(jié)器的主機(jī)中，所述負(fù)載 檢測電路為比較器，當(dāng)所述中央處理器的電流低于所述電流參考值時，所述 比較器產(chǎn)生第一電平的使能信號；當(dāng)所述中央處理器的電流高于所述電流參 考值時，所述比較器產(chǎn)生第二電平的使能信號。
根據(jù)一個實施例，上述具有變頻多相位電壓調(diào)節(jié)器的主機(jī)中，每一所述 電流提供路徑還包括驅(qū)動單元，連接所述脈沖寬度調(diào)制控制單元，以對應(yīng) 接收任一所述脈波信號；以及功率級電路，連接所述驅(qū)動單元，以產(chǎn)生所述 中央處理器的所述電流。
本發(fā)明還提出一種變頻多相位電壓調(diào)節(jié)器控制方法，應(yīng)用于多相式電壓 調(diào)節(jié)器，此多相式電壓調(diào)節(jié)器設(shè)置于主板上，且連接至中央處理器，包括下 列步驟檢測中央處理器的電流；當(dāng)中央處理器的電流高于電流參考值時， 多相式電壓調(diào)節(jié)器以M相位和第一切換頻率對中央處理器供電；以及，當(dāng)中 央處理器的電流低于電流參考值時，多相式電壓調(diào)節(jié)器以N相位和第二切換 頻率對中央處理器供電。
根據(jù)一個實施例，上述方法中M大于N，且所述第二切換頻率大于所述
第一切換頻率。
根據(jù)一個實施例，上述方法中N為四，M為八。
本發(fā)明的電壓調(diào)節(jié)器不僅可進(jìn)行不同相位間的切換，同時加入中央處理 器處于低運轉(zhuǎn)負(fù)載(輕載)時切換頻率的變頻機(jī)制，如此將可達(dá)成電壓調(diào)節(jié) 器效率的最佳化。


通過下列附圖及說明，可得到對本發(fā)明更深入的了解 圖1所示為已知電腦主板上的單相式電壓調(diào)節(jié)器示意圖。 圖2所示為已知電腦主板上的四相式電壓調(diào)節(jié)器示意圖。
圖3A所示為電壓調(diào)節(jié)器效率曲線圖(以四相供電和八相供電的電壓調(diào) 節(jié)器為例)。
圖3B所示為傳統(tǒng)具有效率最佳化電壓調(diào)節(jié)器效率曲線圖(以四相供電 和八相供電的電壓調(diào)節(jié)器為例)。
圖4所示為傳統(tǒng)多相式電壓調(diào)節(jié)器相位數(shù)切換控制流程圖(以四相供電 和八相供電間的切換為例)。
圖5所示為具有較高切換頻率(Fsw)的電壓調(diào)節(jié)器效率曲線圖。
圖6所示為本發(fā)明控制切換頻率的示意圖。
圖7所示為本發(fā)明的電壓調(diào)節(jié)器效率曲線圖。圖8所示為本發(fā)明的多相式電壓調(diào)節(jié)器相位數(shù)及切換頻率控制流程圖
(以四相供電和八相供電間的切換，切換頻率300KHz和200KHz的切換為 例)。
具體實施例方式
由于電壓調(diào)節(jié)器中的電感，亦是電壓調(diào)節(jié)器產(chǎn)生功率損耗的主要元件之
一。在電壓調(diào)節(jié)器中的電感，其鐵心損耗的公式為
Pioss拜e = 6.44 * 10-13 * Fswl.18 * (Bpk)2.27 * V
其中
Bpk = (1/2) * AB = ( L * ILP * 108 ) / ( 2 * A * N) ILP = (Vin — V隱)* D * (1/L) * (1/ Fsw)
且Fsw為電壓調(diào)節(jié)器的切換頻率；Bpk為電感的磁滯損耗(Hysteresis Loss) ; V為電感上的電壓；AB為電感的磁通量(FluxDensity) ; L為電感 的電感值；ILP為電感的輸出紋波電流(Ripple Current) ; A為電感的截面 積；N為電感的鐵心匝數(shù)；D為電壓調(diào)節(jié)器的占空因數(shù)(Duty Cycle)，定 義為Vcore/Vin。
由上述的公式可知，提高電壓調(diào)節(jié)器中脈波信號(PWM信號)的切換 頻率(Fsw)，可降低紋波電流(ILP);而降低的紋波電流(ILP)進(jìn)而可 降低磁滯損耗(Bpk);最終，降低的磁滯損耗(Bpk)可降低電感的鐵心功 率損耗。
然而，根據(jù)實際的實驗和測量結(jié)果，切換頻率(Fsw)的提高并不會造 成電壓調(diào)節(jié)器效率的全面提升。請參照圖5，其所示為具有較高切換頻率
(Fsw)的電壓調(diào)節(jié)器效率曲線圖。此曲線圖中包括切換頻率(Fsw)為 200KHZ的四相供電和八相供電的效率曲線以及切換頻率(Fsw)為300KHZ 的四相供電的效率曲線。由該效率曲線圖可知，當(dāng)中央處理器處于低運轉(zhuǎn)負(fù) 載(輕載)時，亦即中央處理器上電流低于特定值I—CPUref時，提高切換頻 率(Fsw)可提高電壓調(diào)節(jié)器的效率；然而，當(dāng)中央處理器處于高運轉(zhuǎn)負(fù)載
(重載)時，亦即中央處理器的電流高于特定值I—CPUref時，提高切換頻率
(Fsw)卻反而造成電壓調(diào)節(jié)器效率的下降。
因此，本發(fā)明的具有變頻功能的電壓調(diào)節(jié)器，其主要作法為在中央處理
器處于低運轉(zhuǎn)負(fù)載(輕載)時，加入變頻的機(jī)制(提高電壓調(diào)節(jié)器的切換頻 率(FSW))，使得電壓調(diào)節(jié)器在中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時更有效 率，卻不會造成電壓調(diào)節(jié)器在中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時效率的 下降。
請參照圖6，其所示為本發(fā)明控制切換頻率的示意圖。其中，圖6與圖2 最大的差異在于連接至振蕩器61上的電阻，因此以下的僅描述振蕩器61腳 位上的電阻極其MOSFET開關(guān)Ql以及負(fù)載檢測電路65，而其它部分的動作 原理予以省略。而本發(fā)明實施例即是改變PWM控制單元中振蕩器61所連接 的電阻值來達(dá)成調(diào)整切換頻率的目的。由圖6可知，第一電阻R1的第一端 連接至振蕩器61，第二端接地(GND);第二電阻R2的第一端連接至振蕩 器61; MOSFET開關(guān)Ql的漏極(D)連接至第二電阻R2的第二端，MOSFET 開關(guān)Q1的源極(S)接地(GND) ， MOSFET開關(guān)Q1的柵極(G)接收使 能信號(ENABLE)。再者，負(fù)載檢測電路65的負(fù)極輸入端(In-)接收中 央處理器電流，而負(fù)載檢測電路65的正極輸入端(In+)接收特定值I—CPUref 中央處理器電流，而負(fù)載檢測電路65的比較結(jié)果即為使能信號(ENABLE)。
首先，當(dāng)負(fù)載檢測電路65檢測出中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時， 此時切換頻率(Fsw)必須維持在標(biāo)準(zhǔn)頻率(假設(shè)200KHz)，如此才能達(dá)成 電壓調(diào)節(jié)器在重載時的最佳效率，因此，使能信號(ENABLE)必須將 MOSFET開關(guān)Ql關(guān)閉，此時振蕩器61才能通過該電阻Rl產(chǎn)生具有標(biāo)準(zhǔn)頻 率值的切換頻率(Fsw，假設(shè)頻率為200KHz)。當(dāng)負(fù)載檢測電路65檢測出 中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時，此時切換頻率(Fsw)必須變頻至 較高頻率(假設(shè)300KHz)，如此才能達(dá)成電壓調(diào)節(jié)器在輕載的最佳效率， 因此，使能信號(ENABLE)必須將MOSFET開關(guān)Ql開啟，此時并聯(lián)的電 阻R1和電阻R2所產(chǎn)生的電阻值顯然比第一電阻R1為低，振蕩器61才能通 過并聯(lián)的第一電阻R1和第二電阻R2所產(chǎn)生的較低電阻值產(chǎn)生具有較高頻率 值的切換頻率(Fsw，假設(shè)頻率為300KHz)。
為了保證使能信號(ENABLE)能在中央處理器處于高運轉(zhuǎn)負(fù)載(重載) 時關(guān)閉MOSFET開關(guān)Q1，而在中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時開啟 MOSFET開關(guān)Q1，該使能信號(ENABLE)可由該負(fù)載檢測電路65產(chǎn)生， 而該負(fù)載檢測電路65可由比較器實現(xiàn)。首先，接收中央處理器的電流和該特
定值I—CPUref后可等比例的對應(yīng)至兩個電壓，該兩個電壓再分別輸入至該比 較器的兩個輸入端。當(dāng)比較器比較出中央處理器的電流高于該特定值 I—CPUref時，該比較器可產(chǎn)生具有低電平的使能信號(ENABLE)用以關(guān)閉 MOSFET開關(guān)Ql，進(jìn)而變頻電路可產(chǎn)生具有標(biāo)準(zhǔn)頻率值的切換頻率(Fsw， 假設(shè)頻率為200KHz);當(dāng)比較器比較出中央處理器的電流低于該參考值 I—CPUref時，該比較器可產(chǎn)生具有高電平的使能信號(ENABLE)用以開啟 MOSFET開關(guān)Ql，進(jìn)而變頻電路可產(chǎn)生具有較高頻率值的切換頻率(Fsw， 假設(shè)頻率為300KHz)。再者，由于利用比較器進(jìn)行電流的比較并產(chǎn)生使能 信號屬于簡單的現(xiàn)有技術(shù)，因此本發(fā)明并未限定負(fù)載檢測電路的形式。
在本發(fā)明中，當(dāng)負(fù)載檢測電路(比較器)檢測出中央處理器處于高運轉(zhuǎn) 負(fù)載(重載)時，亦即中央處理器上電流高于特定值I一CPUref時，此時不僅 設(shè)定本發(fā)明的電壓調(diào)節(jié)器為八相供電，同時負(fù)載檢測電路(比較器)產(chǎn)生具 有低電平的使能信號(ENABLE)來關(guān)閉該MOSFET開關(guān)Ql，使得振蕩器 61可通過該電阻Rl產(chǎn)生具有標(biāo)準(zhǔn)頻率值的切換頻率(Fsw，假設(shè)頻率為 200KHz);在此組態(tài)下(八相供電，切換頻率200KHz)，可達(dá)成本發(fā)明的 電壓調(diào)節(jié)器在中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時的效率最佳化。當(dāng)負(fù)載 檢測電路(比較器)檢測出中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時，亦即中 央處理器上電流低于特定值I—CPUref時，此時不僅設(shè)定本發(fā)明的電壓調(diào)節(jié)器 為四相供電，同時在負(fù)載檢測電路(比較器)產(chǎn)生具有高電平的使能信號 (ENABLE)來開啟該MOSFET開關(guān)Ql，使得振蕩器61可通過該并聯(lián)的電 阻Rl和電阻R2產(chǎn)生具有較高頻率值的切換頻率(Fsw，假設(shè)頻率為 300KHz);在此組態(tài)下(四相供電，切換頻率300KHz)，可達(dá)成本發(fā)明的 電壓調(diào)節(jié)器在中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時的效率最佳化。
請參照圖7，其所示為本發(fā)明的電壓調(diào)節(jié)器效率曲線圖(以四相供電和 八相供電的電壓調(diào)節(jié)器為例)。由該效率曲線圖可知，當(dāng)中央處理器處于低 運轉(zhuǎn)負(fù)載(輕載)時，亦即中央處理器上電流低于特定值I—CPUref時，本發(fā) 明的電壓調(diào)節(jié)器(四相供電，切換頻率300Hz)具有輕載時的最佳化的效率； 當(dāng)中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時，亦即中央處理器上電流高于特定 值I—CPUref時，本發(fā)明的電壓調(diào)節(jié)器(八相供電，切換頻率200Hz)具有重 載時的最佳化的效率(圖7實線)。
請參照圖8，其所示為本發(fā)明的多相式電壓調(diào)節(jié)器相位數(shù)及切換頻率控
制流程圖(以四相供電和八相供電間的切換，切換頻率300KHz和200KHz 的切換為例)。首先在步驟81，電腦系統(tǒng)初始化電壓調(diào)節(jié)器，且假設(shè)電壓調(diào) 節(jié)器的初始相位值為八且標(biāo)準(zhǔn)切換頻率為200KHz;在步驟83，電壓調(diào)節(jié)器 根據(jù)該相位值和切換頻率對中央處理器供電；在步驟85，負(fù)載檢測電路(比 較器)檢測中央處理器的電流是否低于特定值I—CPUref;若中央處理器上電 流高于特定值I—CPUref，亦即中央處理器處于高運轉(zhuǎn)負(fù)載(重載)時，則在 步驟87設(shè)定電壓調(diào)節(jié)器的相位值為八；在步驟89設(shè)定切換頻率為200KHz， 在步驟83電壓調(diào)節(jié)器根據(jù)該相位值和切換頻率對中央處理器供電;若中央處 理器上電流低于特定值I一CPUref，亦即中央處理器處于低運轉(zhuǎn)負(fù)載(輕載) 時，步驟91在設(shè)定電壓調(diào)節(jié)器的相位值為四；在步驟93設(shè)定切換頻率為 300KHz，在步驟83電壓調(diào)節(jié)器根據(jù)該相位值和切換頻率對中央處理器供電。
因此，根據(jù)中央處理器的負(fù)載，本發(fā)明的電壓調(diào)節(jié)器不僅可進(jìn)行不同相 位間的切換，同時加入中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時切換頻率的變 頻機(jī)制，如此將可達(dá)成電壓調(diào)節(jié)器效率的最佳化。
綜上所述，雖然本發(fā)明已通過優(yōu)選實施例公開如上，然而其并非用以限 定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種變頻多相位電壓調(diào)節(jié)器，連接至中央處理器，其特征是，包含脈沖寬度調(diào)制控制單元，產(chǎn)生多個脈波信號，所述多個脈波信號具有不同的相位，并具有腳位；第一電阻，具有連接所述腳位的第一端，以及連接到低電壓的第二端；第二電阻，具有連接所述腳位的第三端；開關(guān)晶體管，連接在所述低電壓與所述第二電阻的第四端之間，并接收使能信號控制；多個電流提供路徑，分別接收所述多個脈波信號后，轉(zhuǎn)換為所述中央處理器的電流；以及負(fù)載檢測電路，內(nèi)部具有電流參考值，所述電流參考值與所述電流比較后，產(chǎn)生控制信號，所述控制信號控制所述使能信號來產(chǎn)生第一切換頻率或第二切換頻率，并使得所述脈沖寬度調(diào)制控制單元輸出全部的所述多個脈波信號或部分的所述多個脈波信號。
2. 根據(jù)權(quán)利要求1所述的變頻多相位電壓調(diào)節(jié)器，其特征是，其中當(dāng)所 述中央處理器的電流大于所述電流參考值時，所述控制信號控制所述使能信 號關(guān)閉所述開關(guān)晶體管，以所述第一電阻值來提供所述第一切換頻率，于所 述脈沖寬度調(diào)制單元的所述腳位，并使得所述脈沖寬度調(diào)制控制單元輸出全 部的所述多個脈波信號；以及，當(dāng)所述中央處理器的電流小于所述電流參考 值時，所述控制信號控制所述使能信號所述開關(guān)晶體管，以所述第一電阻與 所述第二電阻值來提供所述第二切換頻率，于所述脈沖寬度調(diào)制單元的所述 腳位，并使得所述脈沖寬度調(diào)制控制單元輸出部分的所述多個脈波信號。
3. 根據(jù)權(quán)利要求2所述的變頻多相位電壓調(diào)節(jié)器，其特征是，其中所述 脈沖寬度調(diào)制控制單元輸出部分的所述多個脈波信號數(shù)目為四個，以及全部 的所述多個脈波信號數(shù)目為八個。
4. 根據(jù)權(quán)利要求1所述的變頻多相位電壓調(diào)節(jié)器，其特征是，其中所述 負(fù)載檢測電路為比較器，當(dāng)所述中央處理器的電流低于所述電流參考值時， 所述比較器產(chǎn)生第一電平的使能信號；當(dāng)所述中央處理器的電流高于所述電 流參考值時，所述比較器產(chǎn)生第二電平的使能信號。
5. 根據(jù)權(quán)利要求1所述的變頻多相位電壓調(diào)節(jié)器，其特征是，其中每一 所述電流提供路徑還包括驅(qū)動單元，連接所述脈沖寬度調(diào)制控制單元，以對應(yīng)接收任所述脈波信 號；以及功率級電路，連接所述驅(qū)動單元，以產(chǎn)生所述中央處理器的所述電流。
6. —種具有變頻多相位電壓調(diào)節(jié)器的主機(jī)，其特征是，包括 中央處理器；以及變頻多相位電壓調(diào)節(jié)器，提供電流到所述中央處理器，包括脈沖寬度調(diào)制控制單元，產(chǎn)生多個脈波信號，所述多個脈波信號具有不同的相位，并具有腳位；第一電阻，具有連接所述腳位的第一端，以及連接到低電壓的第二^山乂而；第二電阻，具有連接所述腳位的第三端；開關(guān)晶體管，連接在所述低電壓與所述第二電阻的第四端之間，并 接收使能信號控制；多個電流提供路徑，分別接收所述多個脈波信號后，轉(zhuǎn)換為所述中 央處理器的所述電流；及負(fù)載檢測電路，內(nèi)部具有電流參考值，所述電流參考值與所述電流 比較后，產(chǎn)生控制信號，所述控制信號控制所述使能信號來產(chǎn)生第一切換頻 率或第二切換頻率，并使得所述脈沖寬度調(diào)制控制單元輸出全部的所述多個 脈波信號或部分的所述多個脈波信號。
7. 根據(jù)權(quán)利要求6所述的具有變頻多相位電壓調(diào)節(jié)器的主機(jī)，其特征是， 其中當(dāng)所述中央處理器的電流大于所述電流參考值時，所述控制信號控制所 述使能信號關(guān)閉所述開關(guān)晶體管，以所述第一電阻值來提供所述第一切換頻 率，于所述脈沖寬度調(diào)制單元的所述腳位，并使得所述脈沖寬度調(diào)制控制單 元輸出全部的所述多個脈波信號；以及，當(dāng)所述中央處理器的電流小于所述 電流參考值時，所述控制信號控制所述使能信號所述開關(guān)晶體管，以所述第 一電阻與所述第二電阻值來提供所述第二切換頻率，于所述脈沖寬度調(diào)制單 元的所述腳位，并使得所述脈沖寬度調(diào)制控制單元輸出部分的所述多個脈波 信號。
8. 根據(jù)權(quán)利要求6所述的具有變頻多相位電壓調(diào)節(jié)器的主機(jī)，其特征是， 其中所述負(fù)載檢測電路為比較器，當(dāng)所述中央處理器的電流低于所述電流參考值時，所述比較器產(chǎn)生第一電平的使能信號；當(dāng)所述中央處理器的電流高 于所述電流參考值時，所述比較器產(chǎn)生第二電平的使能信號。
9. 根據(jù)權(quán)利要求6所述的具有變頻多相位電壓調(diào)節(jié)器的主機(jī)，其特征是， 其中每一所述電流提供路徑還包括驅(qū)動單元，連接所述脈沖寬度調(diào)制控制單元，以對應(yīng)接收任一所述脈波信號；以及功率級電路，連接所述驅(qū)動單元，以產(chǎn)生所述中央處理器的所述電流。
10. —種變頻多相位電壓調(diào)節(jié)器控制方法，應(yīng)用于多相式電壓調(diào)節(jié)器， 所述多相式電壓調(diào)節(jié)器設(shè)置于主板上，且連接至中央處理器，其特征是，包 括下列步驟檢測所述中央處理器的電流；當(dāng)所述中央處理器的電流高于電流參考值時，所述多相式電壓調(diào)節(jié)器以 M相位和第一切換頻率對所述中央處理器供電；以及當(dāng)所述中央處理器的電流低于所述電流參考值時，所述多相式電壓調(diào)節(jié)器以N相位和第二切換頻率對所述中央處理器供電。
11. 根據(jù)權(quán)利要求10所述的方法，其特征是，其中，M大于N，且所述 第二切換頻率大于所述第一切換頻率。
12. 根據(jù)權(quán)利要求10所述的方法，其特征是，其中N為四，M為八。
全文摘要
本發(fā)明為一種變頻多相位電壓調(diào)節(jié)器及其控制方法，應(yīng)用于多相式電壓調(diào)節(jié)器，此多相式電壓調(diào)節(jié)器設(shè)置于主板上，且連接至中央處理器，包括下列步驟檢測中央處理器的電流；當(dāng)中央處理器的電流高于電流參考值時，多相式電壓調(diào)節(jié)器以M相位和第一切換頻率對中央處理器供電；以及，當(dāng)中央處理器的電流低于電流參考值時，多相式電壓調(diào)節(jié)器以N相位和第二切換頻率對中央處理器供電。本發(fā)明不僅可進(jìn)行不同相位間的切換，同時加入中央處理器處于低運轉(zhuǎn)負(fù)載(輕載)時切換頻率的變頻機(jī)制，因此能夠達(dá)成電壓調(diào)節(jié)器效率的最佳化。
文檔編號G06F1/26GK101345491SQ20081009988
公開日2009年1月14日 申請日期2008年5月30日 優(yōu)先權(quán)日2008年5月30日
發(fā)明者林志偉, 許志琬, 黃農(nóng)哲 申請人:華碩電腦股份有限公司