專利名稱：復(fù)位裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及通信領(lǐng)域，具體而言，涉及雙路控制的復(fù)位裝置。
背景技術(shù)：
隨著移動終端技術(shù)的提高，移動終端不再是傳統(tǒng)的一個基帶
(Base Band,簡稱為BB )芯片和一個射頻芯片的形式，而是增加 了越來越多的功能，例如，雙才莫移動終端支持雙網(wǎng)雙待，智能移動 終端具有或同時具有無線局域網(wǎng)(Wireless Fidelity,簡稱為WIFI) /藍牙/全球定位系統(tǒng)(Global Position System,簡稱為GPS ) /電子數(shù) 據(jù)采集i殳備(Electronic Data Gathering Equipment,簡稱為EDGE ) 等多種功能。在這些移動終端里，通常為BB+BB或應(yīng)用處理器
(Application Processor,簡稱為AP ) +BB的構(gòu)架，相當(dāng)于i殳置了 主從兩個基帶芯片。這樣，就使得從側(cè)的基帶芯片除了原有的控制 信號對其復(fù)位外，還要有主側(cè)控制其復(fù)位。在實際應(yīng)用中，不僅在 移動終端系統(tǒng)，在其它系統(tǒng)設(shè)計上也會遇到同樣的問題。
針對相關(guān)技術(shù)中兩個芯片分別控制第三個芯片復(fù)位時會導(dǎo)致復(fù) 位裝置倒灌造成互相干擾的問題，目前尚未提出有效的解決方案。發(fā)明內(nèi)容
針對相關(guān)技術(shù)中兩個芯片分別控制第三個芯片復(fù)位時會導(dǎo)致復(fù) 位裝置倒灌造成互相干擾的問題而提出本實用新型，為此，本實用 新型的主要目的在于提供一種雙路控制的復(fù)位裝置，以解決上述問 題至少之一。
為了實現(xiàn)上述目的，根據(jù)本實用新型的一個方面，提供了一種 復(fù)位裝置。
才艮據(jù)本實用新型的復(fù)位裝置包括第一芯片，以及通過復(fù)位電路 與第 一 芯片連接，通過低電平實現(xiàn)對第 一 芯片的復(fù)位控制的第二芯
片和第三芯片，復(fù)位電路包括三極管電路D1，其基極連接至第二 芯片的輸出復(fù)位管腳，集電極連接至第一芯片的輸入復(fù)位管腳，并 且集電極通過電阻Rl上拉到電源，發(fā)射極接地；肖特基二極管D2, 其正極連接至第一芯片的輸入復(fù)位管腳，負(fù)極連接至第三芯片的輸 出復(fù)位管腳。
優(yōu)選地，三極管電路D1包括三極管、電阻R2和電阻R3， 其中，三極管的基極通過R2連接至第二芯片的輸出復(fù)位管腳，三 極管的基極通過電阻R3連接至三極管的發(fā)射極。
為了實現(xiàn)上述目的，4艮據(jù)本實用新型的另一方面，提供了一種
復(fù)位裝置。
才艮據(jù)本實用新型的復(fù)位裝置，包括第一芯片，以及通過復(fù)位電 路與第一芯片連接，通過高電平實現(xiàn)對第一芯片的復(fù)位控制的第二 芯片和第三芯片，復(fù)位電路包括肖特基二極管D1，其正極連接至 第二芯片的輸出復(fù)位管腳，負(fù)極連接至第一芯片的輸入復(fù)位管腳； 肖特基二極管D2，其正極連接至第三芯片的輸出復(fù)位管腳，負(fù)極連 接至第一芯片的輸入復(fù)位管腳。為了實現(xiàn)上述目的，才艮據(jù)本實用新型的再一方面，^是供了一種 復(fù)位裝置。
根據(jù)本實用新型的復(fù)位裝置，包括第一芯片，以及通過復(fù)位電 路與第 一芯片連接，通過高電平實現(xiàn)對第 一芯片的復(fù)位控制的第二
芯片和第三芯片，復(fù)位電路包括三極管電路Dl,其基極連接至第 二芯片的輸出復(fù)位管腳，集電極通過電阻Rl上拉到電源，發(fā)射極 連4妄至第一芯片的輸入復(fù)位管腳，并且發(fā)射極通過電阻R3接地； 肖特基二極管D2，其正極連接至第三芯片的輸出復(fù)位管腳，負(fù)極連 接至第一芯片的輸入復(fù)位管腳。
優(yōu)選地，三極管電路D1包括三極管和電阻R2，其中，三極 管的基極通過電阻R2連接至第二芯片的輸出復(fù)位管腳。
通過本實用新型，采用在復(fù)位電路中i殳置二才及管和三才及管等器 件的方法，解決了相關(guān)技術(shù)中兩個芯片分別控制第三個芯片復(fù)位時 會導(dǎo)致復(fù)位裝置倒灌造成互相干擾的問題，消除了復(fù)位？ 1起的干擾。


此處所說明的附圖用來提供對本實用新型的進一步理解，構(gòu)成 本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本 實用新型，并不構(gòu)成對本實用新型的不當(dāng)限定。在附圖中
圖1是根據(jù)相關(guān)技術(shù)的單路控制的復(fù)位裝置的示意圖2是根據(jù)相關(guān)技術(shù)的雙路控制的復(fù)位裝置的示意圖3是根據(jù)本實用新型實施例一的雙路控制的復(fù)位裝置的示意
6圖4是^4居本實用新型實施例二的雙i 各控制的復(fù)位裝置的示意
圖5是^4居本實用新型實施例三的雙路控制的復(fù)位裝置的示意圖。
具體實施方式
功能概述
考慮到相關(guān)技術(shù)中的復(fù)位裝置會導(dǎo)致倒灌造成互相干擾的問 題，本實用新型實施例提供了適用于各種系統(tǒng)雙路控制的復(fù)位裝置， 尤其適用于于雙?；蛑悄芤苿咏K端的復(fù)位裝置，其中的復(fù)位電路包 括二極管、三極管及一些阻容器件等(根據(jù)實際需要增減)，適用于 兩個芯片分別控制另 一個芯片的情況，復(fù)位控制為高/低電平轉(zhuǎn)換， 可以消除兩個控制端(即，兩個控制芯片)之間的相互影響，同時 又實現(xiàn)了兩個控制端同時控制從側(cè)的要求。
需要說明的是，在不沖突的情況下，本申請中的實施例及實施 例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說 明本實用新型。
圖l是根據(jù)相關(guān)技術(shù)的單路控制的復(fù)位裝置的示意圖，如圖1
所示，該復(fù)位裝置的原理比較簡單，即，芯片C控制芯片B復(fù)位。 以移動終端系統(tǒng)為例，通常芯片C都是電源管理或其它復(fù)位芯片， 芯片A —般為BB,如圖1所示，只需將芯片C的輸出復(fù)位管腳 (PMU—RESET)連接到B的輸入復(fù)位管腳(BB-RESET )即可。 如果系統(tǒng)為4氐電平復(fù)位，則芯片B的復(fù)位管腳(BB—RESET)輸入 常態(tài)為高電平，只在需要復(fù)位時為4氐電平。如果系統(tǒng)為高電平復(fù)位， 則芯片B的復(fù)位管腳(BB—RESET)輸入常態(tài)為低電平，只在需要 復(fù)位時為高電平。圖2是根據(jù)相關(guān)技術(shù)的雙路控制的復(fù)位裝置的示意圖，如圖2 所示，該復(fù)位裝置是兩個芯片A和C分別控制另一個芯片B的復(fù)位， A的l命出復(fù)4立管腳(AP_RESET，該管扭p—般為GPIO 口 )和C的 輸出復(fù)位管腳(PMU—RESET )都連4妄到B的車命入復(fù)位管腳 (BB-RESET)。
圖2與圖1相比較，雖然只是多了一根控制線，但是，如果直 4妻4巴這幾個管腳才姿圖2連接在一起，貝'J AP—RESET和PMU—REST 就直接連接到了一起，但是由于在設(shè)計上，這兩個管腳所在的芯片 是分屬于不同的才莫塊，不應(yīng)該相連接。如果在開片幾或運行中出現(xiàn)系 統(tǒng)不穩(wěn)定，可能會引起電流倒灌，導(dǎo)致A和C之間相互影響，從而 引起不應(yīng)該出現(xiàn)的復(fù)位，影響了系統(tǒng)性能。
本實用新型就是對如圖2情況的復(fù)位裝置進行了設(shè)計，使其消 除了 A和C之間相互影響，同時又保證了這兩個芯片分別對B進行 控制，具體電3各如圖3、圖4、圖5所示。
實施例一
根據(jù)本實用新型的實施例，提供了一種復(fù)位裝置，該裝置包括 第一芯片(即，芯片B)，以及通過復(fù)4立電^各與第一芯片連4秦，通過 低電平實現(xiàn)對第一芯片的復(fù)位控制的第二芯片(即，芯片A)和第 三芯片(即，芯片C)。
圖3是根據(jù)本實用新型實施例一的雙路控制的復(fù)位裝置的示意 圖，如圖3所示，復(fù)位電路包括三極管電路Dl,其基極連接至第 二芯片的輸出復(fù)位管腳(AP—RESET),集電才及連4秦至第一芯片的輸 入復(fù)位管腳(BB—RESET),并且集電極通過電阻R1上拉到電源， 發(fā)射極接地；肖特基二極管D2，其正極連接至第一芯片的輸入復(fù)位 管腳，負(fù)極連接至第三芯片的輸出復(fù)位管腳(PMU—RESET )。
8其中，三極管電路D1包括三極管、電阻R2和電阻R3，其 中，三極管的基極通過R2連接至第二芯片的輸出復(fù)位管腳，三極 管的基極通過電阻R3連接至三極管的發(fā)射極。
具體地，BB一RESET輸入低電平時，芯片B復(fù)位。該裝置與圖 2的裝置相比，在PMU—RESET與BB-RESET之間增加一個肖特基 二才及管(Schottky Barrier Diode ) D2，在AP—RESET與BB—RESET 之間增加一個三極管電路D1,通過R1上拉到電源。
該實施例采用的是共射級電路，b極輸入，c極輸出。Rl的作 用為集電極電阻，目前多數(shù)三極管電路都在內(nèi)部集成了基才及電阻 (R2和R3，若沒有在內(nèi)部集成該電阻則需要外加)，這些電阻保i正 了三極管的正常工作，通過調(diào)整電阻值可起到調(diào)整三極管靜態(tài)工作 點的作用。當(dāng)基才及電位最高時，三才及管處于飽和狀態(tài)，此時c極相 當(dāng)于接地為低電平。當(dāng)基極電壓最低時，三極管處于截止?fàn)顟B(tài)，此 時c才及呈高阻態(tài)相當(dāng)于三才及管內(nèi)部斷開。下面對該電路的工作原理 ii才亍4苗述。
當(dāng)芯片C不工作(即，C的輸出復(fù)位管腳PMU—RESET為常態(tài)， 高電平)而A工作(即，A的輸出復(fù)位管腳AP—RESET輸出高電平) 而芯片A工作控制芯片B復(fù)位時，情況如下PMU—RESET輸出為 高電平，二極管D2截止，PMU—RESET的電路相當(dāng)于斷開。 AP_RESET車lr出高電平，即，Dl的b級為高，三才及管處于々包和狀 態(tài)，Dl導(dǎo)通，D1的C極為低電平，輸出到BB—RESET，控制芯片 B復(fù)位。
當(dāng)芯片A不工作而芯片C工作控制芯片B復(fù)位時，情況如下 AP—RESET輸出為低電平，即，Dl的b級為低，三極管處于截止 狀態(tài)，D1的C極為高阻態(tài)。而PMU—RESET輸出為低電平，在D2的兩側(cè)電平狀態(tài)相同(同時為高或為低)，故BB—RESET這側(cè)也為 寸氐電平，控制芯片B復(fù)位。
需要說明的是，這里的Dl的作用相當(dāng)于一個反相器(輸入為 高電平，輸出為低電平。反之，輸入為低電平，輸出為高電平)，但 是，事實上使用Dl的目的是隔斷作用，使D1的輸入和輸出分開， 從而隔斷電流倒灌的通路。在該電路中，D1是集成了電阻的三極管， 其內(nèi)部電阻R1為10k, R2為47k。在實際i殳計中，也可采用三才及 管外加電阻的方式，其阻值可以根據(jù)實際需要設(shè)計。D2為肖特基二 極管，肖特基二極管的特性是壓降小，其壓降約為0.2-0.3V,這樣， 就可以保證其電壓能被正確的判斷。因為低電平的范圍 一般為 0-0.3V,超出這個范圍可能會出現(xiàn)誤判的情況。
當(dāng)然，可能也有少凄t系統(tǒng)是采取高電平復(fù)位，即，BB—RESET 輸入高電平時，芯片B復(fù)位。只需要保證芯片B的輸入常態(tài)為低電 平，只在復(fù)位時為高電平即可。在這種情況下，可以有多種設(shè)計方法。
實施例二
根據(jù)本實用新型的實施例，提供了一種復(fù)位裝置，該裝置包括 第一芯片(即，芯片B),以及通過復(fù)位電^各與第一芯片連^妾，通過 高電平實現(xiàn)對第一芯片的復(fù)位控制的第二芯片(即，芯片A)和第 三芯片(即，芯片C)。
圖4是根據(jù)本實用新型實施例二的雙路控制的復(fù)位裝置的示意 圖，如圖4所示，上述的復(fù)位電路包括肖特基二極管Dl,其正極 連接至第二芯片的輸出復(fù)位管腳(AP—RESET),負(fù)極連接至第一芯 片的輸入復(fù)位管腳(BB—RESET);肖特基二極管D2，其正極連接
10至第三芯片的輸出復(fù)位管腳(PMU—RESET),負(fù)才及連接至第一芯片 的輸入復(fù)位管腳。
具體地，在AP—RESET到BB—RESET的通路中間增加肖特基 二極管Dl ，在PMU—RESET到BB—RESET的通路中間增加肖特基 二極管D2，這樣，根據(jù)二極管兩端電平狀態(tài)相同，當(dāng)AP_RESET 或PMU-RESET輸出高電平時，可以使得BB—RESET為高電平，控 制B復(fù)位。同時由于二極管的正向?qū)?，反向截止的特性，使?AP—RESET與PMU—RESET之間也可以隔斷。
除了力口圖4所示的方法，也可以通過類4以圖3的方法，通過三 極管來隔斷，其復(fù)位裝置可以通過圖5中的復(fù)位裝置來實現(xiàn)。
實施例三
根據(jù)本實用新型的實施例，提供了一種復(fù)位裝置，該裝置包括 第一芯片(即，芯片B),以及通過復(fù)位電路與第一芯片連接，通過 高電平實現(xiàn)對第一芯片的復(fù)位控制的第二芯片(即，芯片A)和第 三芯片(即，芯片C)。
圖5是根據(jù)本實用新型實施例三的雙路控制的復(fù)位裝置的示意 圖，如圖5所示，復(fù)位電路包括三極管電路D1，其基極連接至第 二芯片的輸出復(fù)位管腳(AP—RESET),集電極通過電阻Rl上拉到 電源，發(fā)射極連接至第 一芯片的輸入復(fù)位管腳(BB一RESET )，并且 發(fā)射極通過電阻R3接地；肖特基二極管D2，其正極連接至第三芯 片的輸出復(fù)位管腳(PMU—RESET )，負(fù)才及連4矣至第一芯片的輸入復(fù) 位管腳。
其中，三極管電^各D1包括三極管和電阻R2，其中，三極管 的基極通過電阻R2連接至第二芯片的輸出復(fù)位管腳。具體i也，該裝置的實J見原理如下當(dāng)芯片C不工作而芯片A工 作控制芯片B復(fù)位時，情況如下PMU—RESET輸出為低電平，二 極管D2截止，PMU一RESET的電路相當(dāng)于斷開。為了保證芯片B 的輸入常態(tài)為低電平，該實施例中采用的是共集電極電路，b極輸 入，e極輸出。其中，R4為發(fā)射極電阻。當(dāng)基極電壓最低(AP_RESET 為低電平)時，三極管Dl處于截止?fàn)顟B(tài)，此時c極呈高阻態(tài)相當(dāng) 于三極管內(nèi)部斷開BB—RESET通過R4連才妻到地。當(dāng)AP—RESET輸 出高電平，Dl導(dǎo)通，Dl的E極根據(jù)R1和R3的值獲得VCC的分 壓電壓，輸出到BB—RESET,控制芯片B復(fù)位。需要"i兌明的是，芯 片A經(jīng)過三極管輸出的分壓電壓由Rl、 R3來決定，因此要才艮據(jù)實 際需要選擇R1、 R3的值，使得輸出電平在系統(tǒng)所要求的高電平范 圍內(nèi)。
當(dāng)芯片A不工作而芯片C工作控制芯片B復(fù)位時，情況如下 AP—RESET輸出為低，D1的E極為地，低電平。而PMU—RESET 輸出為高電平，D2導(dǎo)通，BB—RESET也為高電平，控制芯片B復(fù) 位。
通過本實用新型的上述實施例，對兩個芯片分別控制另一個芯 片的復(fù)位裝置進行了設(shè)計，使其具消除了兩個控制端之間的相互影 響，同時又實現(xiàn)了兩個控制端同時控制從側(cè)的要求。在設(shè)計實現(xiàn)上， 簡單易行，所需成本也很低，從而優(yōu)化了系統(tǒng)性能，增加了穩(wěn)定性。
顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本實用新型的各模 塊或各步驟可以用通用的計算裝置來實現(xiàn)，它們可以集中在單個的 計算裝置上，或者分布在多個計算裝置所組成的網(wǎng)絡(luò)上，可選地， 它們可以用計算裝置可執(zhí)行的程序代碼來實現(xiàn)，從而，可以將它們 存儲在存儲裝置中由計算裝置來執(zhí)行，或者將它們分別制作成各個 集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實現(xiàn)。這樣，本實用新型不限制于任何特定的硬件和軟件 結(jié)合。
以上所述^f又為本實用新型的優(yōu)選實施例而已，并不用于限制本 實用新型，對于本領(lǐng)域的技術(shù)人員來說，本實用新型可以有各種更 改和變化。凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、 等同替換、改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種復(fù)位裝置，包括第一芯片，以及通過復(fù)位電路與所述第一芯片連接，通過低電平實現(xiàn)對所述第一芯片的復(fù)位控制的第二芯片和第三芯片，其特征在于，所述復(fù)位電路包括三極管電路(D1)，其基極連接至所述第二芯片的輸出復(fù)位管腳，集電極連接至所述第一芯片的輸入復(fù)位管腳，并且所述集電極通過電阻(R1)上拉到電源，發(fā)射極接地；肖特基二極管(D2)，其正極連接至所述第一芯片的輸入復(fù)位管腳，負(fù)極連接至所述第三芯片的輸出復(fù)位管腳。
2. 根據(jù)權(quán)利要求1所述的復(fù)位裝置，其特征在于，所述三極管電 路(Dl )包括三^jf、電阻(R2)和電阻(R3),其中，所述三4及管的 基極通過所述R2連接至所述第二芯片的輸出復(fù)位管腳，所述 三才及管的基4及通過所述電阻(R3)連4妾至所述三極管的發(fā)射 極。
3. —種復(fù)位裝置，包括第一芯片，以及通過復(fù)位電路與所述第一 芯片連接，通過高電平實現(xiàn)對所述第 一芯片的復(fù)位控制的第二 芯片和第三芯片，其特征在于，所述復(fù)位電3各包括肖特基二極管(D1),其正極連接至所述第二芯片的輸出 復(fù)位管腳，負(fù)極連接至所述第一芯片的輸入復(fù)位管腳；肖特基二極管(D2),其正極連接至所述第三芯片的輸出 復(fù)位管腳，負(fù)極連接至所述第一芯片的輸入復(fù)位管腳。
4. 一種復(fù)位裝置，包括第一芯片，以及通過復(fù)位電路與所述第一 芯片連接，通過高電平實現(xiàn)對所述第 一芯片的復(fù)位控制的第二 芯片和第三芯片，其特征在于，所述復(fù)位電路包括三極管電路(Dl ),其基極連接至所述第二芯片的輸出復(fù) 位管腳，集電極通過電阻(Rl )上拉到電源，發(fā)射極連接至 所述第一芯片的輸入復(fù)位管腳，并且所述發(fā)射才及通過電阻 (R3 )接地；肖特基二極管(D2),其正極連接至所述第三芯片的輸出 復(fù)位管腳，負(fù)極連接至所述第一芯片的輸入復(fù)位管腳。
5. 根據(jù)權(quán)利要求4所述的復(fù)位裝置，其特征在于，所述三極管電 路(Dl )包括三才及管和電阻(R2),其中，所述三才及管的基4及通過所述 電阻(R2)連接至所述第二芯片的輸出復(fù)位管腳。
專利摘要本實用新型公開了三種復(fù)位裝置，其中一種復(fù)位裝置包括第一芯片，以及通過復(fù)位電路與第一芯片連接，通過低電平實現(xiàn)對第一芯片的復(fù)位控制的第二芯片和第三芯片，復(fù)位電路包括三極管電路D1，其基極連接至第二芯片的輸出復(fù)位管腳，集電極連接至第一芯片的輸入復(fù)位管腳，并且集電極通過電阻R1上拉到電源，發(fā)射極接地；肖特基二極管D2，其正極連接至第一芯片的輸入復(fù)位管腳，負(fù)極連接至第三芯片的輸出復(fù)位管腳。本實用新型消除了復(fù)位引起的干擾。
文檔編號G06F1/24GK201348762SQ200920000209
公開日2009年11月18日 申請日期2009年1月5日 優(yōu)先權(quán)日2009年1月5日
發(fā)明者煒 羅, 雪 袁 申請人:中興通訊股份有限公司