專利名稱：檢錯比特并行脈動陣列移位多項式基乘法器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息安全技術(shù)中一種乘法器結(jié)構(gòu)，特別是涉及一種具備 檢錯能力的比特并行脈動陣列移位多項式基乘法器。背景技術(shù)：
因在編碼理論和密碼學等領(lǐng)域的重要應用，有限域GF (2m)上的運算 引起了廣泛的研究。有限域中的運算主要包括加法、乘法、求逆和求冪，其中加法簡單易于 實現(xiàn)，而求逆和求冪運算可以通過多次乘法實現(xiàn)，從而有效的實現(xiàn)乘法在這些運算中成為 研究的重點?？紤]到硬件實現(xiàn)上的高效性能，專用芯片乘法器的設計成為研究的熱點。另 外，在密碼學應用中，所使用的擴域大小m在160比特與2048比特之間，這時乘法器需要規(guī) 模較大的電路器件，所以在計算過程中很可能一個甚至多個元件出錯，進而導致計算結(jié)果 出錯。而利用計算結(jié)果出錯的故障分析攻擊已經(jīng)被證實是一種有效的側(cè)信道攻擊手段，這 種攻擊手段對非對稱密碼體制(例如橢圓曲線密碼體制、RSA)和對稱密碼體制(例如 DES)都構(gòu)成了威脅。因而在設計乘法器時，需要考慮效率和安全實現(xiàn)兩個方面。有限域基表示對乘法器的設計方式和效率有很大的影響，這些基包括多項式基、 對偶基和正規(guī)基等。每種基都有自己的特點，對偶基表示下，乘法器所需的硬件開銷最少， 但運算之前往往需要復雜的基變換；正規(guī)基表示下，平方運算只是簡單的移位，因而正規(guī)基 特別適合求逆和求冪運算，但乘法相對復雜；多項式基表示下，乘法器的設計方法簡單，硬 件開銷較低，結(jié)構(gòu)規(guī)則模塊化，能滿足各種各樣的需求，三種基表示相比，多項式基的應用 最為廣泛，并且為了進一步降低乘法復雜度，多項式基新的變種表示和算法相繼提出，F(xiàn)an 等人首次提出移位多項式基表示來設計并行乘法器，Koc等人將整數(shù)上的蒙哥馬利算法推 廣到有限域多項式基乘法等。另一方面，定義域的多項式對乘法運算復雜度也有較大的影 響，通常為了計算簡單，許多標準(ANSI X9.62，IEEE 1363-2000等)建議使用稀疏的不可 約多項式，如三項式和五項式等。乘法器按結(jié)構(gòu)類型又可分為比特型(bit-level)、數(shù)字型 (digit-level)和全并行(parallel-level)，對每種類型又可分為脈動陣列和非脈動陣列 結(jié)構(gòu)，脈動陣列結(jié)構(gòu)采用流水線工作模式，特別適合連續(xù)計算，并且學者設計出多種基表示 下的脈動陣列乘法器，Lee在多項式基表示下，對不可約三項式定義的有限域，提出比特并 行多項式基脈動陣列乘法器；Kwon利用對偶性質(zhì)，提出II型優(yōu)化正規(guī)基脈動陣列乘法器。以往乘法器的設計雖然在降低空間和時間復雜度方面做了大量的工作，但這些工 作最大的缺陷是沒有考慮安全實現(xiàn)問題。而故障分析攻擊作為側(cè)信道攻擊手段的一種， 對對稱密碼體制和非對稱密碼體制構(gòu)成嚴重威脅，經(jīng)典的攻擊實例如=Bleichenbacher對 PKCS#lvl. 5標準的RSA的攻擊，Biehl等人對橢圓曲線簽名的攻擊等。為抵抗故障分析攻 擊，乘法器需要具備一定的檢錯或糾錯能力。

發(fā)明內(nèi)容
本發(fā)明的目的是針對一類國際標準廣泛采納的不可約三項式定義的有限域 GF(2m)，基于移位多項式基表示和漢明碼編碼理論，提出并實現(xiàn)一種具備檢錯能力的比特 并行脈動陣列移位多項式基乘法器。本發(fā)明所采用的技術(shù)方案
—種檢錯比特并行脈動陣列移位多項式基乘法器，針對不可約三項式構(gòu)造的有限 域GF(2m)設計，所述乘法器由外圍轉(zhuǎn)化組件、比特并行脈動陣列To印Iitz矩陣-向量乘法 器組件和并行校驗電路三部分組成所述外圍轉(zhuǎn)化組件，在移位多項式基表示下，將待乘兩元中的一元經(jīng)異或邏輯運 算得到To印Iitz矩陣的生成向量，進而將有限域乘法轉(zhuǎn)化為GF (2)上的To印Iitz矩陣-向 量乘法；所述比特并行脈動陣列To印Iitz矩陣_向量乘法器組件，用于計算To印Iitz矩 陣_向量乘法，由上述外圍轉(zhuǎn)換組件實現(xiàn)的有限域乘法向To印Iitz矩陣-向量乘法的轉(zhuǎn)換 可知，該組件輸出有限域乘法結(jié)果；所述并行校驗電路，結(jié)合給出的To印Iitz矩陣-向量乘法，利用漢明碼編碼理論， 實現(xiàn)比特并行脈動陣列To印Iitz矩陣-向量乘法器組件的并行校驗功能，最終對有限域乘 法結(jié)果檢錯。所述的檢錯比特并行脈動陣列移位多項式基乘法器，外圍轉(zhuǎn)化組件通過下述步 驟，將有限域乘法A · B轉(zhuǎn)化為GF (2)上特殊的To印Iitz矩陣-向量乘法在移位多項式基M = {x_k，x_k+1，... , χ"1+1}表示下，
W-IOT-I待乘兩元為J = X-tXi^ =MaT,B = X-kJ^btXi =Mbr，
/=0 /=0其乘法結(jié)果C為
OT-IC =A. B = KkB
i=0= (x_kB, ■■； X-1B, B,xB,-·,,ax,-,am_, f= (x~kB, --,X-1B,B,xB,···,xm-k-lB)aT令XiB = M ' Hi (_k 彡 i 彡 m-1-k)和 C = M ‘ cT (Μ ‘ = {1, χ, ... , χ111+1，χΛ ，χ—1})，其中Hi, cT分別表示XiB和C關(guān)于M'的列向量表示，則得到
-k+l
XC = M' (H_k, . . . , Η_ι; H, H1, . . . , Hm^1) a1 (1)=M' HaT這里H表示mXm階矩陣H = Dii,」| O彡i彡m_l，O彡j彡m_l]，且不難驗證矩陣 H滿足常對角性質(zhì)比,」=hi+1,j+1，即H為To印Iitz矩陣，記為
H =由于To印Iitz矩陣H完全由第一列向量T1 = Qv ti; ... , V1)和最后一列向量 T2= (hffl_i; . . . , hi; h0)決定，我們稱其為矩陣H的生成向量，且由(1)式7；=Hlk=X-kB ,T2=H:，計算可知T1 = (b2k, . . . , b0, · · · , bk_1 b0+bk, bi+b^, . . . , bk_1+b2k_1)T2 — (bk+1+b2k+1, . . . bm—H+bm—i，bm_k+b0, · · ·，bm_i+bk_i，b0+bk, bk+1, bk+2, · · ·，b^，b2k) ⑵
6
λμ-1…^ 奐
“ .· . · · /M
-sT ··. ··. ··. /2 '·.. ·. .. ·
-Sf /1 /2 …J
據(jù)(1)式看出，有限域乘法Α·Β等價于To印Iitz矩陣-向量乘法HaT，且由(2) 知由B得到此To印Iitz矩陣生成向量T1, T2只是異或邏輯運算。所述的檢錯比特并行脈動陣列移位多項式基乘法器，所述比特并行脈動陣列 Toeplitz矩陣-向量乘法器組件，在外圍轉(zhuǎn)換組件實現(xiàn)有限域乘法轉(zhuǎn)換為To印Iitz矩 陣-向量乘法基礎上，該組件輸出有限域乘法的結(jié)果，根據(jù)式(1)，所給出的乘積為
C = ck+ck+1x+ =M' (ck，c
ιm~k_l ι -k ι -k+1 ,
+Cm^X +C0X +C1X +·
+ChX
k' ^k+1'
C
k+j，
"k+m-1乂
其中k+j = k+j (modm)，也即滿足
、、 ΑΛ-αχ\ +■■ +0U1-A-X
Ck+\= Har =(V1 -I-O1A0 + ·■· + αη,-Α-2A-I y+ Oltm-2+…+弋-A, 據(jù)此給出比特并行脈動陣列To印Iitz矩陣_向量乘法器組件，該組件運行需要 2m-l個時鐘周期，周期延遲為TMD+TXM+IYat。h，其中Tand，Tm，IYatdl分別表示與門、異或門和寄 存器的延遲，具體結(jié)構(gòu)計算流程如下
j Ii1 j h0) j A — (a0' · · · ？ &χ-ι) ·，F(xiàn)0)輸入=T1= (h。，t1; · · ·，tw)，T2 = Ov1, · ·輸出(ck, ck+1, . . . , ck+J, . . . Ck^1) = (Fnri,初始化(Fnri，·· ·，F(xiàn)。)= (0，· · ·，0) For T=I To T = m
(Ft-I，· · ·，F(xiàn)g) — (Fj_j j · · ·，F(xiàn)g) +tm_j J
For T = m+1 To T = 2m-1 (Fm—1，· · ·，F(xiàn)T_m) — (Fm—i，· · ·，F(xiàn)T—m)+hT—m (aT—m， 其中T表示周期，
tm-τ (a0，· ··，aT-I) — V^m-TaO' · ，^m-TaT-I/ °
所述的檢錯比特并行脈動陣列移位多項式基乘法器，所述并行校驗電路根據(jù)漢明
，aT_1)
，am-l)
碼編碼理論構(gòu)造，包括乘法結(jié)果校驗信息預測電路和實測電路兩部分，其與比特并行脈動 陣列To印Iitz矩陣-向量乘法器組件同步運行實現(xiàn)校驗，由于比特并行脈動陣列To印Iitz 矩陣_向量乘法器組件輸出的是有限域乘法的結(jié)果，故實際上該并行校驗電路最終是對有 限域乘法結(jié)果檢錯，其中校驗信息預測電路部分通過下述方式構(gòu)造
‘、.-對一個(n，m)系統(tǒng)漢明碼，令其生成多項式為n_m次不可約多項式G，原始信息A =(a0, B1,.... , Bffl^1)，記\，Pa分別為信息A編碼的碼字及校驗信息部分，校驗部分Pa對fi 息A進行校驗，其編碼方法為Pa = Xn-mAmodGVA = PA+xn_mA為實現(xiàn)編碼，對To印Iitz矩陣H的每個列向量的以多項式形式給出，即Hi (χ) = (l,x,···, xm~l )Ht = W1X + ." + ^xi + tlXi+1 +■·· + U-1則乘法結(jié)果C (χ) = HaT (χ) = a0H0 (χ) +Ei1H1 (χ) +. · · +已“!^ (χ)，由于漢明碼的線性性質(zhì)，則乘法結(jié)果的校驗信息為Pcm = α0ΡΗ辦、+ αλΡΗι(χ) +··· + am_xPHmdx)首先考察、的關(guān)系，類似的給出4W，4_lW的關(guān)系，最終給出Pcw ；
7
根據(jù)Htl (χ)，H1 (χ)，我們有如下的關(guān)系成立H0(x) = H0^tlX + --- + tm_,xn-1 = ^0(X) + tm_xxm~l，其中= ^ + Q + …+ tm_2xm~2，Hi O) = “ + χ 0 O)。故A1 ⑷=KP1+ 嗎。⑷ modG，而PRoix) = Prw +『Κ-1 modG = Ph^ η-C modG，進而有A1W =^+ xPHa(x) + L-X mod G ；由漢明碼的性質(zhì)可知，生成多項式GI xn_l，也即xn = ImodG，所以PHlM ^KPx+ L-ι + xPHoM modG同理對PhM,ΡΗι_Λχ)有 + ^,.lWmodG (3)定義^w=lw+ A.w，則結(jié)合式⑶給出預測Pcw的遞歸結(jié)構(gòu)，并最終通 過m個此種結(jié)構(gòu)遞歸計算出乘法結(jié)果校驗信息的預測值，此m個遞歸結(jié)構(gòu)聯(lián)合構(gòu)成校 驗信息預測電路，設構(gòu)造漢明碼的多項式G的權(quán)重為ω，那么每個遞歸結(jié)構(gòu)的時間延遲 為 Max (TMD+TX0E+TLatch, 2TX0E+TLatch)，硬件開銷為 n-m+ ω -1 個與門，2 (n-m) + ω 個異或門和 4(n-m)個寄存器。所述的檢錯比特并行脈動陣列移位多項式基乘法器，在給出乘法結(jié)果C的校驗信 息預測電路后，通過下述方式構(gòu)造C的校驗信息實測電路根據(jù)對Hi (χ)的記號，則可類似 的給出計算結(jié)果C的多項式形式，即C (χ) = ΟηΧ111-1+。—1^2+· . . +ck+1x+ck,同樣根據(jù)漢明碼編碼的線性性質(zhì)，可得PC(X) = ck-iPx^ + U— +··· + cl+lPx + CkP1，其中 T^1=JT1InodG, 根 據(jù) P,.—丨^一1。modG， 定 義
pCm^) =PCm.M +Ck^lPm.,, modG，上式中 k+m-i-1 = k+m-i-1 (modm)。這樣得到計算乘法 結(jié)果的校驗信息實際值的遞歸結(jié)構(gòu)，并最終通過m個此種結(jié)構(gòu)遞歸計算出乘法結(jié)果校驗信 息的實際值，此m個遞歸結(jié)構(gòu)聯(lián)合構(gòu)成校驗信息實測電路，且每個遞歸結(jié)構(gòu)的時間延遲為 MMiTXQK+TMD+IYat。h，2TXQK+IYat。h}，硬件開銷為(n-m)個與門，n-m+ω-1 個異或門和 3 (n-m)個
寄存器。所述的檢錯比特并行脈動陣列移位多項式基乘法器，預測電路輸出乘法結(jié)果C的 校驗信息預測值，實測電路輸出乘法結(jié)果C的實測值，通過預測值和實測值對比即可知比 特并行脈動陣列Toeplitz矩陣-向量乘法器組件輸出的有限域乘法結(jié)果是否出錯，且由于 并行校驗電路根據(jù)漢明碼構(gòu)造，所以該發(fā)明的檢錯比特并行脈動陣列乘法器可以檢測兩個 比特出錯的情況，進而可以有效的抵抗故障分析攻擊，保證密碼體制的安全實現(xiàn)。本發(fā)明的有益積極效果1、本發(fā)明檢錯比特并行脈動陣列移位多項式基乘法器，針對一類被國際標準采納 的有限域——不可約三項式定義的有限域GF (2m)設計，其設計原理清晰，設計結(jié)構(gòu)模塊化 規(guī)則化，適合大規(guī)模集成電路設計，且本發(fā)明乘法器采用脈動陣列架構(gòu)，適合連續(xù)乘法計 算，計算效率非常高。該乘法器在數(shù)字簽名、身份認證等信息安全領(lǐng)域有廣泛的應用前景。2、本發(fā)明檢錯比特并行脈動陣列移位多項式基乘法器，與背景技術(shù)的乘法器相比，重要的優(yōu)勢在于該乘法器具備并行檢錯功能。借助漢明碼編碼理論，該乘法器在低開銷 的代價下引入并行檢錯功能，在很大程度上保證計算的正確性，進而能有效抵抗故障分析 攻擊，能為密碼體制的實現(xiàn)提供更可靠的安全保證。
四

圖1 比特并行脈動陣列To印Iitz矩陣_向量乘法器組件結(jié)構(gòu)示意2 圖1所示乘法器中的U模塊結(jié)構(gòu)示意3 計算預測校驗信息的遞歸結(jié)構(gòu)(Di)示意4 計算實際校驗信息的遞歸結(jié)構(gòu)(Vi)示意5 具備檢錯能力的比特并行脈動陣列Toeplitz矩陣-向量乘法器結(jié)構(gòu)示意6 具備檢錯能力的比特并行脈動陣列移位多項式基乘法器結(jié)構(gòu)示意圖
五具體實施例方式實施例一參見圖6，本發(fā)明檢錯比特并行脈動陣列移位多項式基乘法器，針對不 可約三項式構(gòu)造的有限域GF (2m)設計，其整體框架分為外圍轉(zhuǎn)化組件、比特并行脈動陣列 Toeplitz矩陣-向量乘法器組件和并行校驗電路三部分所述外圍轉(zhuǎn)化組件，即圖中BTHl和BTH2部分，在移位多項式基表示下，將待乘 兩元中的一元經(jīng)異或邏輯運算得到Toeplitz矩陣的生成向量，進而將有限域乘法轉(zhuǎn)化為 GF(2m)上的To印Iitz矩陣-向量乘法。該部分只是簡單的異或邏輯運算，主要功能是在執(zhí) 行有限域乘法之前，生成To印Iitz矩陣的生成向量；所述比特并行脈動陣列To印Iitz矩陣-向量乘法器組件，作為乘法器主干部分， 用于計算To印Iitz矩陣-向量乘法，由上述外圍轉(zhuǎn)換組件實現(xiàn)的有限域乘法向To印Iitz 矩陣-向量乘法的轉(zhuǎn)換可知，該組件輸出有限域乘法結(jié)果；所述并行校驗電路，結(jié)合給出的Toeplitz矩陣-向量乘法，利用漢明碼編碼理論， 實現(xiàn)比特并行脈動陣列Toeplitz矩陣-向量乘法器組件的并行校驗功能，最終對有限域乘 法結(jié)果檢錯。并行校驗電路包括結(jié)果校驗信息預測電路和實測電路兩部分構(gòu)成，其與脈動 陣列Toeplitz矩陣-向量乘法器組件同步運行，并最終通過對比校驗信息預測值和實測值 判斷乘法計算是否正確。實施例二 本實施例結(jié)合圖1 圖6，對發(fā)明的技術(shù)方案進一步具體描述本文中涉及的術(shù)語及符號說明如下由不可約三項式定義的有限域GF(2m)，其中P (x) = xm+xk+l (k ^ m/2)；M = {χ、X_k+1，· · ·，Xm^1I 有限域GF (2m)中元素表示采用的移位多項式基；M' = {1，X，· · ·，Xm^1, x_k，X_k+1，... , χ—1} =M 的移位形式；々，8，(有限域6 (2"1)中的三元，其分別采用移位多項式基表示且C為A和B的乘 積，即
Ot-1τη-\A = X-kY4QiXi =MaT,B = X-k^biXi =M^禾口 C = A · B，
/=0 (=0其中a，b分別表示A、B系數(shù)的向量表示，T表示向量的轉(zhuǎn)置。
1)外圍轉(zhuǎn)化組件在移位多項式基表示下，為了設計有限域
權(quán)利要求
一種檢錯比特并行脈動陣列移位多項式基乘法器，針對不可約三項式構(gòu)造的有限域GF(2m)設計，其特征是所述檢錯比特并行脈動陣列移位多項式基乘法器由外圍轉(zhuǎn)化組件、比特并行脈動陣列Toeplitz矩陣 向量乘法器組件和并行校驗電路三部分組成所述外圍轉(zhuǎn)化組件，在移位多項式基表示下，將待乘兩元中的一元經(jīng)異或邏輯運算得到Toeplitz矩陣的生成向量，進而將有限域乘法轉(zhuǎn)化為GF(2)上的Toeplitz矩陣 向量乘法；所述比特并行脈動陣列Toeplitz矩陣 向量乘法器組件，用于計算Toeplitz矩陣 向量乘法，在外圍轉(zhuǎn)換組件實現(xiàn)有限域乘法轉(zhuǎn)換為Toeplitz矩陣 向量乘法基礎上，輸出有限域乘法結(jié)果；所述并行校驗電路，結(jié)合給出的Toeplitz矩陣 向量乘法，利用漢明碼編碼理論，實現(xiàn)比特并行脈動陣列Toeplitz矩陣 向量乘法器組件的并行校驗功能，最終對有限域乘法結(jié)果檢錯。
2.根據(jù)權(quán)利要求1所述的檢錯比特并行脈動陣列移位多項式基乘法器，其特征是所 述外圍轉(zhuǎn)化組件，通過下述步驟，將有限域乘法A · B轉(zhuǎn)化為GF(2)上特殊的To印Iitz矩 陣_向量乘法在移位多項式基M = {x_k，x_k+1，... , χ"1+1}表示下，m~\m- 待乘兩元為J =廠iSiVci =Ma^B = X-kIbiXi ^Mbr， /=0 /=0其乘法結(jié)果C為OT-IC =A-B = KkB/=0=(x-kB,-,X-1B,B,XB,-, Xm-^1BXa0 ,ax,-,am_x f=(x~kB, ■■■,χ-'Β,Β,χΒ,···, xm-k~lB)aT令 XiB = M'印(-1^彡土彡111-1-10和0 = 1' cT (M' = {1，x，· · ·，χ111+1，χ*，x+1，· · ·， x—1})，其中Hi, cT分別表示XiB和C關(guān)于M'的列向量表示，則得到C M (H_k · · · ？ H_i j H Hi J > > > ； Hm_k—i ；a(1)=M' HaT這里H表示mXm階矩陣H = Dii,」| O彡i彡m_l，O彡j彡m- ]，且不難驗證矩陣H滿 足常對角性質(zhì)比,」=hi+1, j+1，即H為To印Iitz矩陣，記為K Iil Ki ··· hm_\H= t2 ... . ·. '·. H1；* ·‘ .‘ . γJm-I “‘ t2 tx Il0由于To印Iitz矩陣H完全由第一列向量T1 = (T0^1,... ,V1)和最后一列向量T2 = Ov1, ... ,hi; h0)決定，我們稱其為矩陣H的生成向量，且由(1)式7； =HT_k =X-kB ,T1 =H二 二產(chǎn)-1 B，計算可知2Ti — (b2k，· · ·，bm—ι，b0，· · ·，bk—ι，b0+bk，b1+bk+1 ？ · · ·，bk_1+b2k_1)丁2 — (bk+1+b2k+1, · · · bm—k—i+bm—i，bm—k+b0，· · ·，bm_1+bk_1, b0+bk，bk+1, bk+2，· · ·，b2k_1 b2k) (2)據(jù)⑴式看出，有限域乘法A · B等價于To印litz矩陣-向量乘法HaT，且由⑵知由 B得到此To印Iitz矩陣生成向量T1, T2只是異或邏輯運算。
3.根據(jù)權(quán)利要求2所述的檢錯比特并行脈動陣列移位多項式基乘法器，其特征是所 述比特并行脈動陣列Toeplitz矩陣-向量乘法器組件，其結(jié)構(gòu)通過下述方式給出 根據(jù)式(1)，所給出的乘積為C = Ck+Ck+1X+. . . +C^iX^^+CoX^+CiX^1+. . . +ChX-1一 M (Ck，Ck+1, · · ·，ck+J-, . . . Ck+m-工)其中k+j = k+j (modm)，也即滿足、、 Α+ += Har =-aJtQ +■■ + am-lhm-2Vct-i)、aoh+ …+ am_A,據(jù)此給出比特并行脈動陣列To印Iitz矩陣-向量乘法器組件，該組件運行需要2m_l 個時鐘周期，周期延遲為TAND+TXQK+IYat。h，其中Tand，Txoe, IYateh分別表示與門、異或門和寄存器 的延遲，具體計算流程如下輸入:Tj = (h0, t1 . . . , V1), T2 = Ov1, . . . , h17 h0), A = (a0,...,已丁—工)輸出(ck， Ck+1 ‘ · · ·，Ck+j，· · · Ck+m-l/ — ^m-I' · · ·，^ O/ 初始化此+···，？。)= (0，···，()) For T = I To T = m(Ft—1，· · ·，F(xiàn)Q) — (FT—1，· · ·，F(xiàn)Q) +tm—T (&0' · · ·，^T-I)For T = m+1 To T = 2m-1(Fm—i，· · ·，F(xiàn)T—m) — (Fm—ι，· · ·，F(xiàn)T—m)+hT—m(aT—m，· · ·，am-1) 其中T表示周期，^m-T ^aO ‘ · ，aT-l) —· ，^m-TaT-I/ °
4.根據(jù)權(quán)利要求3所述的檢錯比特并行脈動陣列移位多項式基乘法器，其特征是所 述并行校驗電路包括乘法結(jié)果校驗信息預測電路和實測電路兩部分，其與比特并行脈動陣 列Toeplitz矩陣-向量乘法器組件同步運行，其中校驗信息預測電路部分通過下述方式構(gòu) 造對一個(n，m)系統(tǒng)漢明碼，令其生成多項式為n-m次不可約多項式G，原始信息A = (a0, B1,.... , Bffl^1)，記\，Pa分別為信息A編碼的碼字及校驗信息部分，校驗部分Pa對信息 A進行校驗，其編碼方法為 Pa = XnIAmodG Va = PA+xn_mA為實現(xiàn)編碼，對To印Iitz矩陣H的每個列向量的以多項式形式給出，即 Hi (χ) = (l,x,-, xm'1 )H, = hf +h^x + - + H0X1 + txxM +··· + U-1則乘法結(jié)果 C (χ) = HaT (χ) = a0H0 (χ) +Ei1H1 (χ) +. · · +aJw (χ)， 由于漢明碼的線性性質(zhì)，則乘法結(jié)果的校驗信息為PC(X) = aOpH0⑷ + aA1 ⑷ + …+ ^1(X)首先考察、wAw的關(guān)系，類似的給出4w，lw的關(guān)系，最終給出Pcw ；根據(jù)Htl(X)，H1(X)，我們有如下的關(guān)系成立/Z0(X) = A0 +txx + - + tm_xxm-' =H0(X)+ t^x""1，其中矻(χ) =夂 +0 + ·..+ Um-2,H1 (x) = ^+ χΗ0 (χ) ο故A1 ⑷=^P1+ xPr^)modG，而Pfh⑷=Phom + 疒m廣1 modG = PHoix) -f。疒〗modG，進而有^ M =^+ XPiw + L-X modG ；由漢明碼的性質(zhì)可知，生成多項式G| xn-l，也即Xn= ImodG，所以phi(x)+xJ3ffoMmodG同理對"^/,.(I) ⑷有 (χ) = h^l + C-i-1+ xpHl^mOdG定義仏w = Pci^ + ^Phm，則結(jié)合式(3)給出預測Pew的遞歸結(jié)構(gòu)，并最終通過m 個此種結(jié)構(gòu)遞歸計算出乘法結(jié)果校驗信息的預測值，此m個遞歸結(jié)構(gòu)聯(lián)合構(gòu)成校驗信 息預測電路，設構(gòu)造漢明碼的多項式G的權(quán)重為ω，那么每個遞歸結(jié)構(gòu)的時間延遲為 Max (TMD+TX0E+TLatch 2TX0E+TLatch)，硬件開銷為 n-m+ ω -1 個與門，2 (n-m) + ω 個異或門和 4(n-m)個寄存器。
5.根據(jù)權(quán)利要求4所述的檢錯比特并行脈動陣列移位多項式基乘法器，其特征是在 給出乘法結(jié)果C的校驗信息預測電路后，通過下述方式構(gòu)造C的校驗信息實測電路根據(jù)對 Hi(X)的記號，則可類似的給出計算結(jié)果C的多項式形式，即C(X) = ChX-^+Cj^X1^2+· . . +ck+1x+ck,同樣根據(jù)漢明碼編碼的線性性質(zhì)，可得其中尸產(chǎn)丨 -ZmodG ,根據(jù)及,,=X-lPx, modG，定義=仏_刺modG ,上式中 k+m-i-l = k+m-i-1 (modm)；這樣得到計算乘法結(jié)果的校驗信息實際值的遞歸結(jié)構(gòu)，并最終通過m個此種結(jié)構(gòu)遞歸 計算出乘法結(jié)果校驗信息的實際值，此m個遞歸結(jié)構(gòu)聯(lián)合構(gòu)成校驗信息實測電路，且每個 遞歸結(jié)構(gòu)的時間延遲為MAX {TX0E+TAND+TLatch, 2TX0E+TLatch}，硬件開銷為(n-m)個與門，n-m+ ω -1 個異或門和 3 (n-m)個寄存器。
全文摘要
本發(fā)明涉及信息安全技術(shù)中的一種乘法器結(jié)構(gòu)，特別是涉及一種具備檢錯能力的比特并行脈動陣列移位多項式基乘法器。該乘法器針對一類被國際標準廣泛采納的有限域——不可約三項式定義的域GF(2m)設計，其設計原理清晰，結(jié)構(gòu)規(guī)則化模塊化，適合大規(guī)模集成電路設計，且因該設計采用脈動陣列結(jié)構(gòu)，適合連續(xù)乘法計算，計算效率非常高。另外，借助漢明編碼理論，在低開銷的代價下乘法器引入并行檢錯功能，能夠較大程度上保證計算結(jié)果的正確性，進而能夠有效抵抗故障分析攻擊，為密碼體制的實現(xiàn)提供更可靠的安全保證。
文檔編號G06F7/523GK101968732SQ20101050107
公開日2011年2月9日 申請日期2010年10月9日 優(yōu)先權(quán)日2010年10月9日
發(fā)明者曾光, 李磊, 王小哲, 王震, 程慶豐, 范淑琴, 馬傳貴, 魏福山 申請人:中國人民解放軍信息工程大學