專利名稱：半導(dǎo)體器件建模方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路中半導(dǎo)體器件的建模方法，具體涉及針對新一代半導(dǎo)體器件的spice建模方法,屬于半微電子器件建模領(lǐng)域。
背景技術(shù)：
根據(jù)摩爾定律和等比例縮小原則，隨著半導(dǎo)體集成電路的規(guī)模越來越大，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)的特征尺寸越來越小。隨著研發(fā)周期的不斷縮短，對新一代器件性能的預(yù)測和仿真模擬顯得愈發(fā)重要，建立精確的器件分析模型、得到 精準(zhǔn)的分析結(jié)果對于早期的電路設(shè)計(jì)和半導(dǎo)體技術(shù)發(fā)展都有著深遠(yuǎn)的意義和影響。目前，比較流行的小尺寸器件模型有BSM1、2和3，Philips公司的M0S9，以及Meta-Software公司的Level28,而在提高模型精度的同時,對應(yīng)于工藝條件的模型參數(shù)的提取也變得越來越重要，因此，這些模型的開發(fā)者在研究模型的同時，也完成了各自的模型參數(shù)提取方法，此外，還有一些公司針對公開的、流行的器件模型，開發(fā)了商用的參數(shù)提取軟件，如HP公司的IC-CAP、TMA的Aurora，Silvaco的UTMOST等。近年來，參數(shù)提取，特別是MOSFET器件的參數(shù)提取，已經(jīng)發(fā)展成為一門比較成熟的技術(shù)?，F(xiàn)有建模方法中，通常包括物理效應(yīng)參數(shù)、工藝參數(shù)、通用參數(shù)、測試得到的模擬參數(shù)以及其他用于計(jì)算的擬合參數(shù)等。然而，現(xiàn)有的建模方法及參數(shù)提取方法大多針對已制備的半導(dǎo)體器件進(jìn)行改進(jìn)和完善，針對尚未量產(chǎn)的新一代半導(dǎo)體器件的模型建立和提取方法較少，故現(xiàn)有的建模方法大多具有一定的工藝延時，難以預(yù)測新一代半導(dǎo)體器件的性能，亦無法對新一代電路設(shè)計(jì)的早期研發(fā)起到輔助指導(dǎo)作用。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種針對新一代半導(dǎo)體器件的建模方法，能夠在工藝實(shí)現(xiàn)之前預(yù)測新一代半導(dǎo)體器件的性能，為基于新一代半導(dǎo)體器件的早期電路設(shè)計(jì)和技術(shù)開發(fā)提供研究基礎(chǔ)和輔助指導(dǎo)。本發(fā)明提供的半導(dǎo)體器件建模方法，基于BSIM3V3器件模型，用于新一代半導(dǎo)體器件的仿真模擬，其具體步驟包括(I)設(shè)定半導(dǎo)體器件的關(guān)鍵工藝參數(shù)；(2)根據(jù)工藝參數(shù)建立半導(dǎo)體器件的物理模型；(3)明確半導(dǎo)體器件的電學(xué)指標(biāo)；(4)根據(jù)物理模型和電學(xué)指標(biāo)，反推該模型的部分重要擬合參數(shù)；(5)提取其他模型參數(shù)，建立完整的BSM3V3整套模型。進(jìn)一步地，半導(dǎo)體器件的關(guān)鍵工藝參數(shù)為物理參數(shù)，包括晶體管柵極長度Lg、物理柵氧化層厚度rjfs、源/漏區(qū)結(jié)深Xj。進(jìn)一步地，半導(dǎo)體器件的物理模型用于確定近似的有效柵氧化層厚度7；f、源漏電阻Rds、飽和電流調(diào)制系數(shù)Vsat。_4]進(jìn)一步地，源漏電阻 Rds 由公式 Rds = Rco + Rsh + Rspr HRacc =+ psh ^
和xio8x n⑷+，lnn]/(__^確定，其中-R為
I W^ I ^ JJ 上)xV(Fg—Fj/用疋…屮”。刀
硅化接觸電阻，Rsh為源/漏薄層電阻，Rspr為柵極邊緣電流擴(kuò)展電阻，Racc為源或漏極積聚區(qū)電阻，PshMM/漏電阻率，P。為接觸窗電阻率，S為源/漏接觸窗到柵極的距離，W為溝道寬度，Ndl為反型層溝道摻雜 濃度，In(K)為查表系數(shù)，其中是K為溝道處摻雜的傾斜度，P為硅的電阻率，Xj為結(jié)深，Xc為積累層厚度，Lov為源/漏與柵極間的重疊尺寸，Xdep為襯底中的耗盡層寬度，Tm為柵氧化層厚度，Ua。。為柵漏積聚區(qū)載流子遷移率，Vg為柵電壓，eox為柵氧化層介電常數(shù)，Vfb為平帶電壓。進(jìn)一步地，飽和電流調(diào)制系數(shù)Vsat根據(jù)目標(biāo)設(shè)定的飽和漏電流Idsat微調(diào)。進(jìn)一步地，半導(dǎo)體器件的電學(xué)指標(biāo)基于新一代半導(dǎo)體器件的設(shè)計(jì)標(biāo)準(zhǔn)和規(guī)范直接確定，該電學(xué)指標(biāo)包括飽和電流Idsat，臨界電壓Vth,和漏電流Ioff等。進(jìn)一步地，反推提取的擬合參數(shù)包括有效溝道長度Lrff、零襯偏閾值電壓Vthtl、反型層溝道摻雜濃度Neh、臨界電壓Vth短溝道效應(yīng)第一系數(shù)DVT0、亞臨界區(qū)域DIBL系數(shù)ETA0、一階基板效應(yīng)系數(shù)K1、二階基板效應(yīng)系數(shù)K2。進(jìn)一步地，有效溝道長度Leff由公式4抒-從=、-。:~^fr確定，其中，
^ x^OX
2F f T 、
Cfr=^ln 1 + ^-，上述公式中Lg為柵極長度，A L為溝道長度調(diào)制減小量，Cot為重疊 冗 \ T0, J
電容，Cfr為柵極與源/漏極產(chǎn)生的外部邊緣電容，W為溝道寬度，Cox為柵氧化層電容，e ox為柵氧化層介電常數(shù)，Tpoly為多晶硅柵厚度，Tox為柵氧化層厚度。進(jìn)一步地，反型層溝道摻雜濃度Ndl由公式7_ =Vfb +么確定，其中:
^OX
Vthtl為零襯偏閾值電壓，Vfb為平帶電壓，Cts為表面勢，e Si為硅的介電常數(shù)，Cm為柵氧化層電容。進(jìn)一步地，臨界電壓Vth短溝道效應(yīng)第一系數(shù)DVTO根據(jù)EDR標(biāo)準(zhǔn)、10/Lmin以及閾
值電壓Vth微調(diào)。進(jìn)一步地，亞臨界區(qū)域DIBL系數(shù)ETAO根據(jù)目標(biāo)設(shè)定的關(guān)斷閾值電流Itjff微調(diào)。進(jìn)一步地，一階基板效應(yīng)系數(shù)K1、二階基板效應(yīng)系數(shù)K2分別由公式
,-和公式尺2 = (7l - 72) X ^ ^^rr\ 確定，其
Kl = Y2 ~2xK2x^s-Vbm2 X ^ X [^s -Vbm -^)+ Vbm
中％ ==扣成油,上述各公式中Y ,為襯底摻雜濃度等于Ndl時的襯
C mCox
底偏置效應(yīng)系數(shù)，Y2為襯底偏置效應(yīng)系數(shù)，q為基本電荷，Nch為反型層溝道摻雜濃度，Nsub為襯底雜質(zhì)濃度，As為表面勢，Vbm為最大襯底偏置電壓。進(jìn)一步地，其他模型參數(shù)的提取基于現(xiàn)有技術(shù)的經(jīng)驗(yàn)數(shù)據(jù)，采用BSIM專用的提取算法提取。本發(fā)明提供的半導(dǎo)體器件建模建模方法在現(xiàn)有BSIM3V3的基礎(chǔ)上，采用標(biāo)準(zhǔn)的整套模型，通過針對新一代半導(dǎo)體器件預(yù)先設(shè)定的關(guān)鍵工藝參數(shù)、根據(jù)設(shè)計(jì)標(biāo)準(zhǔn)及規(guī)范直接確定的目標(biāo)器件電學(xué)指標(biāo)反推模型中涉及的部分重要的擬合參數(shù)，并結(jié)合基于現(xiàn)有技術(shù)的經(jīng)驗(yàn)數(shù)據(jù)確定的其他模型參數(shù)，建立完整的BSIM整套模型，實(shí)現(xiàn)對新一代半導(dǎo)體器件的仿真模擬。本發(fā)明提供的半導(dǎo)體器件建模方法中，所涉及到的BSIM3V3模型參數(shù)約有120個，僅對其中11個參數(shù)做了修正，其他參數(shù)均保持不變，可在業(yè)內(nèi)進(jìn)行廣泛而有效的應(yīng)用。本發(fā)明的技術(shù)效果是，能夠基于物理模型準(zhǔn)確模擬新一代半導(dǎo)體器件的性能，針對NM0S/PM0S仿真的RMS均方根誤差可低于10 %，能夠精確反應(yīng)新一代半導(dǎo)體器件性能，克服了半導(dǎo)體器件仿真與半導(dǎo)體工藝之間的延時，能夠?yàn)榛谛乱淮雽?dǎo)體器件的早期電路設(shè)計(jì)和技術(shù)開發(fā)提供可靠的研究基礎(chǔ)和有效的輔助指導(dǎo)。


圖I為本發(fā)明提供的半導(dǎo)體器件建模方法步驟流程圖；圖2為本發(fā)明提供的半導(dǎo)體器件建模方法具體實(shí)施例步驟流程圖；圖3 圖6為采用本發(fā)明具體實(shí)施例提供的半導(dǎo)體器件建模方法對0. 13um NMOS半導(dǎo)體器件進(jìn)行仿真得到的I/V特性曲線圖；圖7 圖10為采用本發(fā)明具體實(shí)施例提供的半導(dǎo)體器件建模方法對0. 13umPMOS半導(dǎo)體器件進(jìn)行仿真得到的I/V特性曲線圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述。本具體實(shí)施方式
提供的半導(dǎo)體器件建模方法，基于BSIM3V3器件模型,用于新一代半導(dǎo)體器件的仿真模擬。圖I為本發(fā)明提供的半導(dǎo)體器件建模方法步驟流程圖。如圖I所示，本具體實(shí)施方式
提供的半導(dǎo)體器件建模方法包括以下步驟步驟SI :設(shè)定半導(dǎo)體器件的關(guān)鍵工藝參數(shù)。該步驟中，所涉及的關(guān)鍵工藝參數(shù)為物理參數(shù)，均為根據(jù)新一代半導(dǎo)體器件特征尺寸預(yù)先設(shè)定的參數(shù)，包括晶體管柵極長度Lg、物理柵氧化層厚度rjfs、源/漏區(qū)結(jié)深Xj以及襯底摻雜濃度Nsub、多晶硅柵摻雜濃度Ngate等。步驟S2 :根據(jù)工藝參數(shù)建立半導(dǎo)體器件的物理模型。該步驟中，以根據(jù)工藝參數(shù)建立的半導(dǎo)體器件物理模型為基礎(chǔ)，可以近似的部分模型參數(shù)，包括有效柵氧化層厚度、源漏電阻Rds、飽和電流調(diào)制系數(shù)Vsat、遷移率模型MOBm、最大襯底偏置電壓Vbm、參考溫度Tm、最小溝道長度Lmlt、最小溝道寬度Wmlt等。該步驟中，源漏電阻Rds 由公式 Rds = Rco + Rsh + Rspr URacc =+ psh ^權(quán)利要求
1.一種半導(dǎo)體器件建模方法，基于BSIM3V3器件模型，用于新一代半導(dǎo)體器件的仿真模擬，其特征在于，該方法包括以下步驟 (1)設(shè)定半導(dǎo)體器件的關(guān)鍵工藝參數(shù)； (2)根據(jù)所述工藝參數(shù)建立半導(dǎo)體器件的物理模型； (3)明確半導(dǎo)體器件的電學(xué)指標(biāo)； (4)根據(jù)所述物理模型和電學(xué)指標(biāo)，反推提取所述模型的部分重要擬合參數(shù)； (5)提取其他模型參數(shù)，建立完整的BSIM3V3整套模型。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件建模方法，其特征在于，所述半導(dǎo)體器件的關(guān)鍵工藝參數(shù)為物理參數(shù)，包括晶體管柵極長度Lg、物理柵氧化層厚度rjfs、源/漏區(qū)結(jié)深X」。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件建模方法，其特征在于，所述半導(dǎo)體器件的物理模型用于確定近似的有效柵氧化層厚度Cxff、源漏電阻Rds、飽和電流調(diào)制系數(shù)Vsat。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件建模方法，其特征在于，所述源漏電阻Rds由公式
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件建模方法，其特征在于，所述飽和電流調(diào)制系數(shù)Vsat根據(jù)目標(biāo)設(shè)定的飽和漏電流Idsat微調(diào)。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件建模方法，其特征在于，所述半導(dǎo)體器件的電學(xué)指標(biāo)基于新一代半導(dǎo)體器件的設(shè)計(jì)標(biāo)準(zhǔn)和規(guī)范直接確定。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件建模方法，其特征在于，所述半導(dǎo)體器件的電學(xué)指標(biāo)包括飽和電流Idsat,臨界電壓Vth,、漏電流1。 。
8.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件建模方法，其特征在于，所述反推提取的擬合參數(shù)包括有效溝道長度Lrff、零襯偏閾值電壓Vthtl、反型層溝道摻雜濃度Nc^臨界電壓Vth短溝道效應(yīng)第一系數(shù)DVT0、亞臨界區(qū)域DIBL系數(shù)ETA0、一階基板效應(yīng)系數(shù)K1、二階基板效應(yīng)系數(shù)K2。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件建模方法，其特征在于，所述有效溝道長度Lrff由公式
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件建模方法，其特征在于，所述反型層溝道摻雜濃度Ndl由公式
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件建模方法，其特征在于，所述臨界電壓Vth短溝道效應(yīng)第一系數(shù)DVTO根據(jù)EDR標(biāo)準(zhǔn)、10/Lmin以及閾值電壓Vth微調(diào)。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件建模方法，其特征在于，所述亞臨界區(qū)域DIBL系數(shù)ETAO根據(jù)目標(biāo)設(shè)定的關(guān)斷閾值電流Itjff微調(diào)。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件制備方法，其特征在于，所述一階基板效應(yīng)系數(shù)Kl、二階基板效應(yīng)系數(shù)K2分別由公式
14.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件建模方法，其特征在于，所述其他模型參數(shù)的提取基于現(xiàn)有技術(shù)的經(jīng)驗(yàn)數(shù)據(jù)，采用BSIM專用的提取算法提取。
全文摘要
一種半導(dǎo)體器件建模方法，屬于微電子器件建模領(lǐng)域，該方法基于BSIM3V3器件模型，用于新一代半導(dǎo)體器件的仿真模擬，包括步驟(1)設(shè)定半導(dǎo)體器件的關(guān)鍵工藝參數(shù)；(2)根據(jù)所述工藝參數(shù)建立半導(dǎo)體器件的物理模型；(3)明確半導(dǎo)體器件的電學(xué)指標(biāo)；(4)根據(jù)所述物理模型和電學(xué)指標(biāo)，反推提取所述模型的部分重要擬合參數(shù)；(5)提取其他模型參數(shù)，建立完整的BSIM3V3整套模型。該建模方法針對NMOS/PMOS仿真的RMS均方根誤差可低于10％，能夠精確反應(yīng)新一代半導(dǎo)體器件性能，克服了半導(dǎo)體器件仿真與半導(dǎo)體工藝之間的延時，為基于新一代半導(dǎo)體器件的早期電路設(shè)計(jì)和技術(shù)開發(fā)提供可靠的研究基礎(chǔ)。
文檔編號G06F17/50GK102637215SQ201110035578
公開日2012年8月15日 申請日期2011年2月10日 優(yōu)先權(quán)日2011年2月10日
發(fā)明者余泳 申請人:上海宏力半導(dǎo)體制造有限公司