專利名稱：一種具有極低待機功耗的芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子技術(shù)領(lǐng)域，具體的說是一種低功耗SOC技術(shù)。通過采用上述架構(gòu)，可以得到待機功耗很低的SOC芯片。
背景技術(shù)：
隨著集成電路技術(shù)的快速發(fā)展，以平板電腦，智能手機為代表的電子消費類產(chǎn)品快速普及，基于深亞微米的超大規(guī)模片上系統(tǒng)(System on Chip, SoC)技術(shù)已經(jīng)成為21世紀最受矚目的關(guān)鍵技術(shù)之一，用戶對此類產(chǎn)品的各項性能要求越來越高。許多過去必須在高性能PC (Personal Computer)上處理的復雜任務,諸如電子郵件、網(wǎng)頁瀏覽、攝像照像、 媒體播放等應用功能都可以在移動終端上進行。目前，高性能SoC產(chǎn)品在市場上層出不窮，由于這類產(chǎn)品功耗較大導致系統(tǒng)續(xù)航能力弱、發(fā)熱嚴重。因此如何降低系統(tǒng)整體功耗，延長系統(tǒng)使用時間已成為整個SoC產(chǎn)業(yè)亟需解決的問題。于是要求集成電路設(shè)計人員在設(shè)計SoC芯片時，將待機模式下的功耗作為一個主要設(shè)計指標加以考慮。對于一個典型的CMOS數(shù)字集成電路，功耗主要分為跳變功耗、短路功耗、漏電功耗三部分。跳變功耗由CMOS門的輸出端電容充放電產(chǎn)生，短路功耗由電路中信號變換時造成的瞬態(tài)開路電流產(chǎn)生，漏電功耗主要是由靜電流、漏電流等因素產(chǎn)生。在一個SoC系統(tǒng)芯片中，動態(tài)功耗是整體功耗的主要來源。但隨著工藝的進步，尤其進入65納米后，靜態(tài)功耗所占比例將大幅度提聞。傳統(tǒng)上的低功耗技術(shù)都是從降低系統(tǒng)的動態(tài)功耗入手，通過時鐘門控單元對系統(tǒng)的各模塊時鐘進行控制，當某種應用條件下不需要該模塊工作的時候，將該模塊的時鐘關(guān)閉，減少了電路不必要的跳轉(zhuǎn)，降低系統(tǒng)動態(tài)功耗。由于在待機模式下，絕大部分模塊會長時間不工作，通過電源門控技術(shù)將不工作的模塊電源關(guān)斷，降低系統(tǒng)動態(tài)功耗的時候同時降低系統(tǒng)靜態(tài)功耗。保留少部分的電路用于控制整個芯片的低功耗工作方式，處理軟件的低功耗請求，使系統(tǒng)進入待機模式，同時當需要系統(tǒng)工作的時候，喚醒整個系統(tǒng)進入工作模式，該部分電路稱為功耗管理單元。該技術(shù)的特點是功耗管理單元與數(shù)字核心區(qū)共用一個線性穩(wěn)壓源，當芯片進入待機模式時，關(guān)閉線性穩(wěn)壓源給數(shù)字核心區(qū)的供電，保留給功耗管理單元的供電，使功耗管理單元處于正常工作模式。在待機模式下的線性穩(wěn)壓源仍然工作，本身消耗了很大的功耗。同時功耗管理單元的很大部分邏輯并不處于工作模式，但也依然有電源供電，同樣消耗了很大部分功耗。這種低功耗架構(gòu)可以在一定程度上降低待機模式下的功耗，但芯片并不能得到極低的待機功耗。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明的目的在于針對現(xiàn)有低功耗芯片架構(gòu)的不足，提出一種有效的，具有極低待機功耗的芯片。通過采用該芯片，使得芯片在待機模式下消耗極少的功耗，有效延長待機時間。同時有兩種喚醒源可供選擇，當有喚醒信號時，喚醒系統(tǒng)，重新正常工作。技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供了一種具有極低待機功耗的芯片，該芯片包括待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路；實時時鐘電路使用第一電源，數(shù)字核心區(qū)電路和待機常開機電路使用第二電源；所述待機常開區(qū)電路用于在待機模式的時候處理喚醒請求，喚醒所述芯片，使其進入工作模式；所述數(shù)字核心區(qū)電路是芯片的核心，在工作模式的時候該部分電路正常工作；所述實時時鐘電路完成系統(tǒng)時鐘的維護、用于產(chǎn)生連續(xù)中斷以及進行定時，該電 路待機模式時仍正常工作；在實時時鐘電路與數(shù)字核心區(qū)電路之間設(shè)有第一電平轉(zhuǎn)換電路，在待機常開區(qū)電路與數(shù)字核心區(qū)電路之間設(shè)有第二電平轉(zhuǎn)換電路；所述第一電平轉(zhuǎn)換電路和第二電平轉(zhuǎn)換電路負責將不同電壓域的信號電平進行轉(zhuǎn)換，滿足電壓域信號電平要求。優(yōu)選的，所述待機常開區(qū)電路包括待機模式狀態(tài)機模塊，喚醒模塊，時鐘產(chǎn)生模塊，常開區(qū)復位模塊，常開通用輸入輸出模塊；待機常開區(qū)電路由片外3. 3V電源供電，在任何情況下均不斷電；，待機常開區(qū)電路中每個模塊均有一個時鐘信號，使得該模塊正常工作；所述待機模式狀態(tài)機用于接收外部的待機請求信號，當接收到進入待機模式的信號時，將工作模式切換到待機模式；所述喚醒模塊用于接收喚醒信號，當其檢測到有喚醒信號時，芯片恢復到工作模式；所述時鐘產(chǎn)生模塊用于提供待機常開區(qū)所有模塊的時鐘信號；同時在芯片進入待機模式的時候，使用門控時鐘技術(shù)關(guān)閉待機常開區(qū)中的除常開通用輸入輸出模塊之外所有模塊的時鐘；所述常開區(qū)復位模塊用于為芯片提供復位信號，完成系統(tǒng)的復位；所述常開通用輸入輸出模塊用于在待機模式的時候為芯片提供喚醒請求，使芯片進入工作模式。優(yōu)選的，所述數(shù)字核心區(qū)電路包括內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊、智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡(SDIO)模塊、Α/D轉(zhuǎn)換器、高性能總線、外設(shè)總線；內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊連接到高性能總線上，智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡(SDIO)模塊、Α/D轉(zhuǎn)換器連接到外設(shè)總線上，外設(shè)總線再通過總線接口連接到高性能總線上；在芯片工作時，內(nèi)核處理器通過高性能總線訪問數(shù)字核心區(qū)中的模塊；數(shù)字核心區(qū)電路由I個I. 8V線性穩(wěn)壓源供電，在待機模式下，該I. 8V線性穩(wěn)壓源的使能端被切斷，包括該穩(wěn)壓源在內(nèi)的數(shù)字核心區(qū)電路電源均關(guān)閉。優(yōu)選的，所述實時時鐘電路由3V電池供電；同時在待機模式下，提供定時喚醒功能；在進入待機模式前，設(shè)置喚醒時間，當前時間到達喚醒時間時，發(fā)出喚醒信號，由待機常開區(qū)中的喚醒模塊喚醒整個系統(tǒng)，使其退出待機模式，進入工作模式。有益效果本發(fā)明的核心思想是把待機常開區(qū)從數(shù)字核心區(qū)片中劃分出來，并且通過片外電源給該部分電路供電。由于數(shù)字核心區(qū)電源在待機模式下不再供電，因此可以直接將線性穩(wěn)壓源關(guān)閉，數(shù)字核心區(qū)不再消耗任何功耗，從而獲得了極低的待機功耗。將該低功耗架構(gòu)應用到一款已經(jīng)設(shè)計出來的芯片中，得到的待機功耗小于2. 6uA，該發(fā)明的優(yōu)點與顯著效果 。


圖I為SoC整體框架結(jié)構(gòu)圖；圖2為數(shù)字核心區(qū)電路框架結(jié)構(gòu)圖；圖3為常開區(qū)待機電路框架結(jié)構(gòu)圖；圖4為待機模式狀態(tài)轉(zhuǎn)換示意圖。
具體實施例方式下面結(jié)合附圖，對本發(fā)明做進一步說明。本發(fā)明的核心思想是把常開區(qū)待機電路從數(shù)字核心區(qū)片中劃分出來，并且通過片外電源給該部分電路供電。由于數(shù)字核心區(qū)電源在待機模式下不再供電，因此可以直接將線性穩(wěn)壓源關(guān)閉，數(shù)字核心區(qū)不再消耗任何功耗，從而獲得了極低的待機功耗。將該低功耗架構(gòu)應用到一款已經(jīng)設(shè)計出來的芯片中，得到的待機功耗小于2. 6uA，可以說明該發(fā)明的優(yōu)點與顯著效果。本發(fā)明提供的具有極低待機功耗的芯片，該芯片包括待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路；實時時鐘電路使用第一電源，數(shù)字核心區(qū)電路和待機常開機電路使用第二電源；所述待機常開區(qū)電路用于在待機模式的時候處理喚醒請求，喚醒所述芯片，使其進入工作模式；所述數(shù)字核心區(qū)電路是芯片的核心，在工作模式的時候該部分電路正常工作；所述實時時鐘電路完成系統(tǒng)時鐘的維護、用于產(chǎn)生連續(xù)中斷以及進行定時，該電路待機模式時仍正常工作；在實時時鐘電路與數(shù)字核心區(qū)電路之間設(shè)有第一電平轉(zhuǎn)換電路，在待機常開區(qū)電路與數(shù)字核心區(qū)電路之間設(shè)有第二電平轉(zhuǎn)換電路；所述第一電平轉(zhuǎn)換電路和第二電平轉(zhuǎn)換電路負責將不同電壓域的信號電平進行轉(zhuǎn)換，滿足電壓域信號電平要求。所述待機常開區(qū)電路包括待機模式狀態(tài)機模塊，喚醒模塊，時鐘產(chǎn)生模塊，常開區(qū)復位模塊，常開通用輸入輸出模塊；待機常開區(qū)電路由片外3. 3V電源供電，在任何情況下均不斷電；，待機常開區(qū)電路中每個模塊均有一個時鐘信號，使得該模塊正常工作；所述待機模式狀態(tài)機用于接收外部的待機請求信號，當接收到進入待機模式的信號時，將工作模式切換到待機模式；所述喚醒模塊用于接收喚醒信號，當其檢測到有喚醒信號時，芯片恢復到工作模式；所述時鐘產(chǎn)生模塊用于提供待機常開區(qū)所有模塊的時鐘信號；同時在芯片進入待機模式的時候，使用門控時鐘技術(shù)關(guān)閉待機常開區(qū)中的除常開通用輸入輸出模塊之外所有模塊的時鐘；所述常開區(qū)復位模塊用于為芯片提供復位信號，完成系統(tǒng)的復位；所述常開通用輸入輸出模塊用于在待機模式的時候為芯片提供喚醒請求，使芯片進入工作模式。所述數(shù)字核心區(qū)電路包括內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊、智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡(SDIO)模塊、Α/D轉(zhuǎn)換器、高性能總線、外設(shè)總線； 內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊連接到高性能總線上，智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡(SDIO)模塊、Α/D轉(zhuǎn)換器連接到外設(shè)總線上，外設(shè)總線再通過總線接口連接到高性能總線上；在芯片工作時，內(nèi)核處理器通過高性能總線訪問數(shù)字核心區(qū)中的模塊；數(shù)字核心區(qū)電路由I個I. 8V線性穩(wěn)壓源供電，在待機模式下，該I. 8V線性穩(wěn)壓源的使能端被切斷，包括該穩(wěn)壓源在內(nèi)的數(shù)字核心區(qū)電路電源均關(guān)閉。所述實時時鐘電路由3V電池供電；同時在待機模式下，提供定時喚醒功能；在進入待機模式前，設(shè)置喚醒時間，當前時間到達喚醒時間時，發(fā)出喚醒信號，由待機常開區(qū)中的喚醒模塊喚醒整個系統(tǒng)，使其退出待機模式，進入工作模式。本方案針對現(xiàn)有的SoC芯片低功耗架構(gòu)中待機功耗較大的問題，創(chuàng)作性的提出了一種具有極低待機功耗的SoC芯片架構(gòu)。參考圖1，本發(fā)明將整個SoC芯片劃分為待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路四個模塊。并且前三個模塊分別由片外3. 3V電源、1.8V線性穩(wěn)壓源、3V電池供電，而電平轉(zhuǎn)換電路由3. 3V和1.8V兩路電源供電。圖2是數(shù)字核心區(qū)電路，該部分電路是整個芯片的核心，包括了內(nèi)核處理器、存儲器、智能卡接口、通用異步收發(fā)器、串行總線、直接內(nèi)存訪問模塊、可關(guān)閉區(qū)通用輸入輸出模土夾、USB接口、SDIO模塊、Α/D轉(zhuǎn)換模塊、數(shù)字核心區(qū)功耗管理模塊、高性能總線、外設(shè)總線。內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊連接到高性能總線上，智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡(SDIO)模塊、Α/D轉(zhuǎn)換器連接到外設(shè)總線上，外設(shè)總線再通過總線接口連接到高性能總線上。在芯片工作時，內(nèi)核處理器通過高性能總線訪問數(shù)字核心區(qū)中的模塊。在工作模式的時候，數(shù)字核心區(qū)功耗管理單元與常開區(qū)功耗管理單元配合完成芯片的功耗管理功能，使得系統(tǒng)能按照應用場景的不同運用不同的低功耗技術(shù)，達到降低功耗的目的。數(shù)字核心區(qū)電路由I個I. 8V線性穩(wěn)壓源供電，在待機模式下，該I. 8V線性穩(wěn)壓源的使能端被切斷，包括該穩(wěn)壓源在內(nèi)的數(shù)字核心區(qū)電源均關(guān)閉。由于穩(wěn)壓源的關(guān)閉，數(shù)字核心區(qū)的電路將不再消耗任何的功耗。圖3是常開區(qū)待機電路，該部分電路主要負責待機模式的時候處理喚醒請求，喚醒整個芯片，使其進入工作模式；包括待機模式狀態(tài)機，喚醒模塊，時鐘產(chǎn)生模塊，常開區(qū)復位模塊，常開通用輸入輸出GPIO模塊。常開區(qū)待機電路工作方式如下當軟件判定系統(tǒng)當前任務已經(jīng)處理完，并且在相當長一段時間內(nèi)不再處理任務，就可以配置軟件寄存器，使得系統(tǒng)進入待機模式。
當常開區(qū)待機電路得到系統(tǒng)發(fā)出的待機請求時，待機模式狀態(tài)機按照設(shè)定的狀態(tài)流程，參見圖4，處理該待機請求。第一步利用門控時鐘技術(shù)將數(shù)字核心區(qū)中各模塊的時鐘切掉，使這些模塊不再工作。第二步將常開區(qū)待機電路的時鐘由原來的8MHZ高速時鐘切換為32KHZ低速時鐘，降低待機電路的動態(tài)功耗。第三步將片外的8MHZ高速晶振關(guān)閉，降低這部分電路的功耗。由于待機模式下會關(guān)閉數(shù)字核心區(qū)電源，電源的關(guān)閉會導致該部分電路的輸出信號出現(xiàn)不定態(tài)，所以第四步加入隔離單元(isolation)，將數(shù)字核心區(qū)的輸出信號與常開去待機電路和實時時鐘電路隔離。第五步是關(guān)閉數(shù)字核心區(qū)中的線性穩(wěn)壓源，使得包括該線性穩(wěn)壓源在內(nèi)的數(shù)字核心區(qū)電路均處于沒有供電的狀態(tài)，整個數(shù)字核心區(qū)在待機模式下不消耗任何功耗。第六步是通過常開區(qū)復位電路對數(shù)字核心區(qū)電路進行復位，使得其在喚醒的時候系統(tǒng)處于復位狀態(tài)，避免系統(tǒng)喚醒時整個芯片由于不定狀態(tài)而不能正常工作。第七步是通過常開區(qū)時鐘產(chǎn)生模塊對32KHZ時鐘進行分頻，產(chǎn)生4KHZ時鐘給常開區(qū)待機電路使用，同時利用時鐘門控將常開區(qū)待機電路除常開GPIO模塊之外的所有電路時鐘，盡最大可能地降低待機功耗。 喚醒模塊檢測到喚醒信號喚醒整個系統(tǒng)，然后使能系統(tǒng)時鐘，打開數(shù)字核心區(qū)的線性穩(wěn)壓源，復位整個芯片，系統(tǒng)進入正常工作模式，這樣就退出了待機模式，整個電路恢復到正常工作狀態(tài)。喚醒信號由實時時鐘定時喚醒或者常開區(qū)GPIO的電平喚醒產(chǎn)生，這方面的技術(shù)已經(jīng)很成熟，可以直接利用。圖I描述中的實時時鐘電路為系統(tǒng)提供時、分、秒、日歷、定時等時間信息，該部分電路由外部3V電池供電。同時在待機模式下，提供定時喚醒功能。在進入待機模式前，設(shè)置喚醒時間，當前時間到達喚醒時間時，發(fā)出喚醒信號，由常開區(qū)喚醒模塊喚醒整個系統(tǒng)，使其退出待機模式，進入工作模式。由于常開區(qū)待機電路、數(shù)字核心區(qū)電路、實時時鐘電路處于不同的電壓域，彼此間的通信需要電平轉(zhuǎn)換電路，因此在各電壓域之間需要插入電平轉(zhuǎn)換電路，這種技術(shù)在SOC中已經(jīng)很成熟，可以很方便地應用到這種低功耗架構(gòu)中。如圖2和圖3，本發(fā)明將傳統(tǒng)的芯片功耗管理單元分成兩部分，一部分在待機常開區(qū)中，負責處理待機模式下的功耗管理。一部分在數(shù)字核心區(qū)中，負責工作模式時系統(tǒng)的低功耗處理。這樣的劃分非常有效的減少了常開區(qū)的電路規(guī)模，使得系統(tǒng)具有較小的待機電路。同時待機常開區(qū)的供電不需要線性穩(wěn)壓源，直接利用片外電源供電，這樣可以在待機模式下完全關(guān)閉芯片的線性穩(wěn)壓源，得到極低的待機功耗。本實用將整個SoC芯片劃分為待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路四個模塊。并且前三個模塊分別由片外3. 3V電源、片內(nèi)I. 8V線性穩(wěn)壓源、3V電池供電，而電平轉(zhuǎn)換電路由3. 3V和I. 8V兩路電源供電。通過這樣的架構(gòu)搭建，獲得了規(guī)模很小的待機電路，從而得到了極低的待機功耗。以上所述僅為本發(fā)明的較佳實施方式，本發(fā)明的保護范圍并不以上述實施方式為限，但凡本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應納入權(quán)利要求書中記載的保護范圍內(nèi)。
權(quán)利要求
1.一種具有極低待機功耗的芯片，其特征在于，該芯片包括待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路； 實時時鐘電路使用第一電源，數(shù)字核心區(qū)電路和待機常開機電路使用第二電源； 所述待機常開區(qū)電路用于在待機模式的時候處理喚醒請求，喚醒所述芯片，使其進入工作模式； 所述數(shù)字核心區(qū)電路是芯片的核心，在工作模式的時候該部分電路正常工作； 所述實時時鐘電路完成系統(tǒng)時鐘的維護、用于產(chǎn)生連續(xù)中斷以及進行定時，該電路待機模式時仍正常工作； 在實時時鐘電路與數(shù)字核心區(qū)電路之間設(shè)有第一電平轉(zhuǎn)換電路，在待機常開區(qū)電路與數(shù)字核心區(qū)電路之間設(shè)有第二電平轉(zhuǎn)換電路； 所述第一電平轉(zhuǎn)換電路和第二電平轉(zhuǎn)換電路負責將不同電壓域的信號電平進行轉(zhuǎn)換，滿足電壓域信號電平要求。
2.根據(jù)權(quán)利要求I所述的具有極低待機功耗的芯片，其特征在于，所述待機常開區(qū)電路包括待機模式狀態(tài)機模塊，喚醒模塊，時鐘產(chǎn)生模塊，常開區(qū)復位模塊，常開通用輸入輸出模塊；待機常開區(qū)電路由片外3. 3V電源供電，在任何情況下均不斷電；，待機常開區(qū)電路中每個模塊均有一個時鐘信號，使得該模塊正常工作； 所述待機模式狀態(tài)機用于接收外部的待機請求信號，當接收到進入待機模式的信號時，將工作模式切換到待機模式； 所述喚醒模塊用于接收喚醒信號，當其檢測到有喚醒信號時，芯片恢復到工作模式；所述時鐘產(chǎn)生模塊用于提供待機常開區(qū)所有模塊的時鐘信號；同時在芯片進入待機模式的時候，使用門控時鐘技術(shù)關(guān)閉待機常開區(qū)中的除常開通用輸入輸出模塊之外所有模塊的時鐘； 所述常開區(qū)復位模塊用于為芯片提供復位信號，完成系統(tǒng)的復位； 所述常開通用輸入輸出模塊用于在待機模式的時候為芯片提供喚醒請求，使芯片進入工作模式。
3.根據(jù)權(quán)利要求I所述的具有極低待機功耗的芯片，其特征在于，所述數(shù)字核心區(qū)電路包括內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊、智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡模塊、Α/D轉(zhuǎn)換器、高性能總線、外設(shè)總線； 內(nèi)核處理器、存儲器、直接內(nèi)存訪問模塊連接到高性能總線上，智能卡接口、通用異步收發(fā)器模塊、串行總線、可關(guān)閉區(qū)通用輸入輸出模塊、USB接口、數(shù)字核心區(qū)功耗管理模塊、安全數(shù)字輸入輸出卡模塊、Α/D轉(zhuǎn)換器連接到外設(shè)總線上，外設(shè)總線再通過總線接口連接到高性能總線上；在芯片工作時，內(nèi)核處理器通過高性能總線訪問數(shù)字核心區(qū)中的模塊； 數(shù)字核心區(qū)電路由I個I. 8V線性穩(wěn)壓源供電，在待機模式下，該I. 8V線性穩(wěn)壓源的使能端被切斷，包括該穩(wěn)壓源在內(nèi)的數(shù)字核心區(qū)電路電源均關(guān)閉。
4.根據(jù)權(quán)利要求I所述的具有極低待機功耗的芯片，其特征在于，所述實時時鐘電路由3V電池供電；同時在待機模式下，提供定時喚醒功能；在進入待機模式前，設(shè)置喚醒時間，當前時間到達喚醒時間時，發(fā)出喚醒信號，由待機常開區(qū)中的喚醒模塊喚醒整個系統(tǒng)，使其退出待機模式，進入工作模式。
全文摘要
本發(fā)明公開了一種具有極低待機功耗的芯片，該芯片包括待機常開區(qū)電路，數(shù)字核心區(qū)電路，實時時鐘電路，電平轉(zhuǎn)換電路；實時時鐘電路使用第一電源，數(shù)字核心區(qū)電路和待機常開機電路使用第二電源；所述待機常開區(qū)電路用于在待機模式的時候處理喚醒請求，喚醒所述芯片，使其進入工作模式；所述數(shù)字核心區(qū)電路是芯片的核心，在工作模式的時候該部分電路正常工作；所述實時時鐘電路完成系統(tǒng)時鐘的維護、用于產(chǎn)生連續(xù)中斷以及進行定時，該電路待機模式時仍正常工作。本發(fā)明使能獲得規(guī)模很小的待機電路。
文檔編號G06F1/32GK102902350SQ20121045413
公開日2013年1月30日 申請日期2012年11月13日 優(yōu)先權(quán)日2012年11月13日
發(fā)明者王鎮(zhèn), 劉新寧, 茅錦亮, 張亞偉, 孫聲震, 方云龍 申請人:江蘇東大集成電路系統(tǒng)工程技術(shù)有限公司