本發(fā)明涉及MCU領(lǐng)域,特別是涉及一種降低MCU芯片待機(jī)功耗的系統(tǒng)及方法。
背景技術(shù):
能源是當(dāng)今社會關(guān)注的一個(gè)重要話題,因此,如何高效利用能源決定了人類社會的未來。MCU(微控制器)芯片作為最廣泛被使用的通用器件,其消耗的電力能源不容小覷。尤其是在智能城市、智能家居及智能穿戴市場蓬勃發(fā)展的機(jī)遇下,MCU芯片必定會進(jìn)入到所有的智能設(shè)備中。
在應(yīng)用場景里,MCU芯片的待機(jī)時(shí)間通常遠(yuǎn)超過其工作時(shí)間,因此如何將MCU芯片的待機(jī)功耗降低成為重中之重。
目前主流的降低MCU芯片待機(jī)功耗的實(shí)現(xiàn)方法是通過片上電源域開關(guān)來實(shí)現(xiàn),從而將MCU芯片的待機(jī)功耗降到1uA級別。但是,隨著設(shè)備系統(tǒng)的復(fù)雜化、元器件數(shù)量的增加以及系統(tǒng)功耗預(yù)算的縮減,1uA級別的芯片待機(jī)功耗逐漸不能滿足系統(tǒng)的需求,因此需要提供一種新的方法來進(jìn)一步降低MCU芯片的待機(jī)功耗。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足,提供一種電路結(jié)構(gòu)簡單且能進(jìn)一步降低MCU芯片的待機(jī)功耗的降低MCU芯片待機(jī)功耗的系統(tǒng)及方法。
本發(fā)明的目的是通過以下技術(shù)方案來實(shí)現(xiàn)的:一種降低MCU芯片待機(jī)功耗的系統(tǒng),包括MCU芯片,所述MCU芯片包括用于待機(jī)時(shí)工作的超小規(guī)模異步電路、與所述超小規(guī)模異步電路相連的LDO穩(wěn)壓器、與所述LDO穩(wěn)壓器及所述超小規(guī)模異步電路相連的CPU、與所述LDO穩(wěn)壓器相連的存儲器、與所述LDO穩(wěn)壓器相連的數(shù)字功能模塊及與超小規(guī)模異步電路相連的模擬電路模塊,所述超小規(guī)模異步電路在所述MCU芯片進(jìn)入待機(jī)時(shí),完成所述MCU芯片所有功能引腳狀態(tài)的鎖存控制,關(guān)閉所述模擬電路模塊以及所述LDO穩(wěn)壓器,并在外部喚醒事件產(chǎn)生時(shí)異步地響應(yīng)并開啟所述LDO穩(wěn)壓器及所述模擬電路模塊,同時(shí)釋放所有功能引腳的鎖存狀態(tài)。
所述降低MCU芯片待機(jī)功耗的系統(tǒng)還包括與所述MCU芯片相連的VCC電源引腳、待機(jī)喚醒功能引腳及其余功能引腳。
所述超小規(guī)模異步電路、所述LDO穩(wěn)壓器及所述模擬電路模塊分別與所述VCC電源引腳相連,由寬范圍IO電源電壓供電,所述CPU、所述存儲器及所述數(shù)字功能模塊由特定工藝需要的芯片內(nèi)核電路電源供電。
所述超小規(guī)模異步電路使用高壓器件和異步電路來實(shí)現(xiàn),所述超小規(guī)模異步電路還與所述待機(jī)喚醒功能引腳及所述其余功能引腳相連。
所述模擬電路模塊內(nèi)部設(shè)計(jì)了電源開關(guān),當(dāng)所述MCU芯片進(jìn)入待機(jī)時(shí),所述模擬電路模塊內(nèi)部的電源開關(guān)都被關(guān)閉。
一種降低MCU芯片待機(jī)功耗的方法,包括以下步驟:
通過CPU執(zhí)行進(jìn)入超低待機(jī)功耗模式的指令;
通過MCU芯片進(jìn)入待機(jī)工作模式;
通過超小規(guī)模異步電路鎖存所有功能引腳的當(dāng)前狀態(tài);
通過所述超小規(guī)模異步電路關(guān)閉所述MCU芯片上的模擬電路模塊;
通過所述超小規(guī)模異步電路關(guān)閉所述MCU芯片上的LDO穩(wěn)壓器;以及
所述MCU芯片進(jìn)入超低待機(jī)功耗模式。
所述降低MCU芯片待機(jī)功耗的方法還包括以下步驟:
待機(jī)喚醒功能引腳接收喚醒事件信號,所述MCU芯片片外喚醒事件發(fā)生;
所述超小規(guī)模異步電路開啟所述MCU芯片上的所述LDO穩(wěn)壓器;
所述超小規(guī)模異步電路開啟所述MCU芯片上的所述模擬電路模塊;
所述超小規(guī)模異步電路釋放所有功能引腳的鎖存狀態(tài);以及
所述MCU芯片退出所述超低待機(jī)功耗模式。
所述LDO穩(wěn)壓器與所述超小規(guī)模異步電路相連,所述CPU與所述LDO穩(wěn)壓器及所述超小規(guī)模異步電路相連,所述LDO穩(wěn)壓器還與存儲器及數(shù)字功能模塊相連,所述模擬電路模塊與所述超小規(guī)模異步電路相連。
所述超小規(guī)模異步電路、所述LDO穩(wěn)壓器及所述模擬電路模塊分別與VCC電源引腳相連,由寬范圍IO電源電壓供電,所述CPU、所述存儲器及所述數(shù)字功能模塊由特定工藝需要的芯片內(nèi)核電路電源供電。
所述超小規(guī)模異步電路使用高壓器件和異步電路來實(shí)現(xiàn),所述超小規(guī)模異步電路還與待機(jī)喚醒功能引腳及其余功能引腳相連。
本發(fā)明的有益效果是:電路結(jié)構(gòu)簡單、電路規(guī)模較小且能將MCU芯片的待機(jī)功耗降低至約30nA的降低MCU芯片待機(jī)功耗的系統(tǒng)及方法。
附圖說明
圖1為本發(fā)明降低MCU芯片待機(jī)功耗的系統(tǒng)的系統(tǒng)架構(gòu)圖;
圖2為本發(fā)明降低MCU芯片待機(jī)功耗的方法的方法流程圖。
具體實(shí)施方式
下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案,但本發(fā)明的保護(hù)范圍不局限于以下所述。
如圖1所示,圖1為本發(fā)明降低MCU芯片待機(jī)功耗的系統(tǒng)的系統(tǒng)架構(gòu)圖,本發(fā)明降低MCU芯片待機(jī)功耗的系統(tǒng)包括MCU芯片、與MCU芯片相連的VCC電源引腳、待機(jī)喚醒功能引腳及其余功能引腳,MCU芯片包括用于待機(jī)時(shí)工作的超小規(guī)模異步電路、與超小規(guī)模異步電路相連的LDO穩(wěn)壓器、與LDO穩(wěn)壓器及超小規(guī)模異步電路相連的CPU、與LDO穩(wěn)壓器相連的存儲器、與LDO穩(wěn)壓器相連的數(shù)字功能模塊及與超小規(guī)模異步電路相連的模擬電路模塊。
其中,超小規(guī)模異步電路、LDO穩(wěn)壓器及模擬電路模塊分別與VCC電源引腳相連,由寬范圍IO電源電壓供電,CPU、存儲器及數(shù)字功能模塊由特定工藝需要的芯片內(nèi)核電路電源供電;超小規(guī)模異步電路還與待機(jī)喚醒功能引腳及其余功能引腳相連。超小規(guī)模異步電路無需時(shí)鐘信號,模擬電路模塊包括模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、傳感器等電路子模塊。
超小規(guī)模異步電路在MCU芯片進(jìn)入待機(jī)時(shí),完成MCU芯片所有功能引腳狀態(tài)的鎖存控制,模擬電路模塊的關(guān)閉以及LDO穩(wěn)壓器的關(guān)閉;并在外部喚醒事件產(chǎn)生時(shí)異步地響應(yīng)并開啟LDO穩(wěn)壓器,開啟模擬電路模塊以及釋放功能引腳的鎖存狀態(tài),超小規(guī)模異步電路使用高壓器件和異步電路來實(shí)現(xiàn)以降低其漏電電流。
LDO穩(wěn)壓器在MCU芯片待機(jī)時(shí)處于關(guān)閉狀態(tài),從而使得所有工作在芯片內(nèi)核電路電源下的電路(CPU、存儲器、數(shù)字功能模塊)幾乎無電流消耗。
模擬電路模塊內(nèi)部設(shè)計(jì)了電源開關(guān),當(dāng)MCU芯片進(jìn)入待機(jī)時(shí),所有模擬電路模塊內(nèi)部的電源開關(guān)都將關(guān)閉以實(shí)現(xiàn)極低的模擬電路漏電。
如圖2所示,圖2為本發(fā)明降低MCU芯片待機(jī)功耗的方法的方法流程圖,本發(fā)明降低MCU芯片待機(jī)功耗的方法包括以下步驟:
步驟一,CPU執(zhí)行進(jìn)入超低待機(jī)功耗模式的指令。
步驟二,MCU芯片進(jìn)入待機(jī)工作模式。
步驟三,超小規(guī)模異步電路鎖存所有功能引腳的當(dāng)前狀態(tài)。
步驟四,超小規(guī)模異步電路關(guān)閉MCU芯片上的模擬電路模塊。
步驟五,超小規(guī)模異步電路關(guān)閉MCU芯片上的LDO穩(wěn)壓器。
步驟六,MCU芯片進(jìn)入超低待機(jī)功耗模式。
步驟七,待機(jī)喚醒功能引腳接收喚醒事件信號,MCU芯片片外喚醒事件發(fā)生。
步驟八,超小規(guī)模異步電路開啟MCU芯片上的LDO穩(wěn)壓器。
步驟九,超小規(guī)模異步電路開啟MCU芯片上的模擬電路模塊。
步驟十,超小規(guī)模異步電路釋放所有功能引腳的鎖存狀態(tài)。
步驟十一,MCU芯片退出超低待機(jī)功耗模式。
其中,步驟一至步驟六為MCU芯片進(jìn)入超低待機(jī)功耗模式的流程,步驟七至步驟十一為MCU芯片退出超低待機(jī)功耗模式的流程。
本發(fā)明降低MCU芯片待機(jī)功耗的系統(tǒng)及方法與現(xiàn)有技術(shù)相比,具有以下優(yōu)點(diǎn):通過進(jìn)一步縮小MCU芯片待機(jī)時(shí)工作的電路規(guī)模,使用高壓器件與異步電路來設(shè)計(jì)待機(jī)時(shí)工作的電路,定制化片上模擬電路并采用超低漏電的工藝器件將MCU芯片的待機(jī)功耗降低至約30nA。
綜上所述,本發(fā)明降低MCU芯片待機(jī)功耗的系統(tǒng)及方法,電路結(jié)構(gòu)簡單且能進(jìn)一步降低MCU芯片的待機(jī)功耗。