本發(fā)明屬于軌道交通，尤其涉及一種基于fpga的risc-v雙核處理系統(tǒng)。

背景技術(shù)：

1、隨著軌道交通市場的快速發(fā)展，對于車載電子系統(tǒng)的安全性和可靠性要求也越來越高。risc-v是一種開放標(biāo)準(zhǔn)的指令集架構(gòu)(isa)，它的全稱是reduced?instruction?setcomputer?v(精簡指令集計算機v)；在這樣的背景下，risc-v處理器核作為一種新型的處理器架構(gòu)，具有開源、靈活、低功耗等特點，越來越受到電子系統(tǒng)設(shè)計者的青睞。同時，fpga(field-programmable?gate?array)，中文名稱為現(xiàn)場可編程門陣列，fpga技術(shù)在靈活性和可重構(gòu)性方面具有優(yōu)勢。隨著fpga和risc-v技術(shù)的逐步成熟，兩者的共同運用成為了一種潛力巨大的技術(shù)創(chuàng)新方向。

2、在risc-v處理器核的研究方面，近年來，risc-v已經(jīng)成為一種商用isa。許多公司已經(jīng)擁有或正在設(shè)計risc-v處理器，但是業(yè)界還沒有相對成熟的基于雙核risc-v處理系統(tǒng)的解決方案。

技術(shù)實現(xiàn)思路

1、針對相關(guān)技術(shù)中存在的不足之處，解決現(xiàn)有技術(shù)中無risc-v雙核處理系統(tǒng)的問題。本發(fā)明提供了一種基于fpga的risc-v雙核處理系統(tǒng)。

2、在一種可能的實施方式中，提供了一種基于fpga的risc-v雙核處理系統(tǒng)，包括：risc-v處理器核、內(nèi)存接口、片上內(nèi)存、片外內(nèi)存控制器；其中，risc-v處理器核，包括主處理器核和校驗處理器核，risc-v處理器核通過內(nèi)存接口連接片外內(nèi)存控制器和片上內(nèi)存；片外內(nèi)存控制器控制對片外內(nèi)存的讀寫；片上內(nèi)存，用于存儲數(shù)據(jù)和指令；主處理器核和校驗處理器核均包括：取指模塊、譯碼模塊、執(zhí)行模塊和數(shù)據(jù)訪問模塊；其中，取指模塊，被配置為用于獲取指令；譯碼模塊，被配置為對取指模塊獲取的指令進行翻譯，并生成操作指令；執(zhí)行模塊，被配置為根據(jù)譯碼模塊生成的操作指令執(zhí)行相應(yīng)的操作；數(shù)據(jù)訪問模塊，被配置為對寄存器進行操作數(shù)和/或數(shù)據(jù)的讀寫；其中，取指模塊和執(zhí)行模塊被配置為工作在雙時鐘周期下，譯碼模塊和數(shù)據(jù)訪問模塊被配置為工作在單時鐘周期下；該處理系統(tǒng)，還包括：安全管理模塊；其中，安全管理模塊包括：監(jiān)控比較模塊，被配置為，將主處理器核和校驗處理器核的執(zhí)行模塊輸出的包括：地址位和數(shù)據(jù)位，以及控制線進行比較；當(dāng)二者的輸出中的任一者不一致時，發(fā)送故障狀態(tài)。

3、在一種可能的實施方式中，主處理器核和校驗處理器核均為2x2結(jié)構(gòu)；其中，取指模塊和執(zhí)行模塊，被配置為在雙時鐘周期下同時進行不同指令的獲取和執(zhí)行；譯碼模塊和數(shù)據(jù)訪問模塊，被配置為在單時鐘周期下同時進行不同指令的譯碼和數(shù)據(jù)訪問。

4、在一種可能的實施方式中，其中，主處理器核的取指模塊被配置為，通過總線從片上內(nèi)存獲取指令；校驗處理器的取指模塊被配置為，通過總線獲取主處理器核的取值模塊獲取的指令。

5、在一種可能的實施方式中，安全管理模塊還被配置為：對內(nèi)存的存儲程序的rom采用otp(one-time?programming)技術(shù)；對內(nèi)存的存儲數(shù)據(jù)的ram采用ecc智能校驗。

6、在一種可能的實施方式中，還包括：外部設(shè)備，risc-v處理器通過axi總線連接外部設(shè)備。

7、在一種可能的實施方式中，執(zhí)行模塊包括算術(shù)邏輯單元(alu)、浮點運算單元(fpu)和乘法/除法單元。

8、在一種可能的實施方式中，該處理系統(tǒng)使用fpga作為硬件實現(xiàn)平臺。

9、基于上述技術(shù)方案，本發(fā)明的基于fpga的risc-v雙核處理系統(tǒng)，采用2x2結(jié)構(gòu)的雙核設(shè)置，主處理器核和校驗處理器核的取指模塊和執(zhí)行模塊工作在雙時鐘周期下，而譯碼模塊和數(shù)據(jù)訪問模塊工作在單時鐘周期下；這樣的交替工作模式，優(yōu)化了指令流水線的使用效率，提高了指令處理的并行度和系統(tǒng)的整體處理效率；安全管理模塊通過監(jiān)控比較主處理器核和校驗處理器核的執(zhí)行模塊輸出的地址位、數(shù)據(jù)位以及控制線，在二者的輸出中的任一者不一致時，發(fā)送故障狀態(tài)，從而保證了系統(tǒng)的運行安全性。

技術(shù)特征：

1.一種基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，包括：risc-v處理器核、內(nèi)存接口、片上內(nèi)存、片外內(nèi)存控制器；其中，

2.根據(jù)權(quán)利要求1的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，主處理器核和校驗處理器核均為2x2結(jié)構(gòu)；

3.根據(jù)權(quán)利要求2的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，其中，主處理器核的取指模塊被配置為，通過總線從片上內(nèi)存獲取指令；

4.根據(jù)權(quán)利要求3的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，安全管理模塊還被配置為：對內(nèi)存的存儲程序的rom采用otp(one-time?programming)技術(shù)；對內(nèi)存的存儲數(shù)據(jù)的ram采用ecc智能校驗。

5.根據(jù)權(quán)利要求4的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，還包括：外部設(shè)備，risc-v處理器通過axi總線連接外部設(shè)備。

6.根據(jù)權(quán)利要求5的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，執(zhí)行模塊包括算術(shù)邏輯單元(alu)、浮點運算單元(fpu)和乘法/除法單元。

7.根據(jù)權(quán)利要求6的基于fpga的risc-v雙核處理系統(tǒng)，其特征在于，該處理系統(tǒng)使用fpga作為硬件實現(xiàn)平臺。

技術(shù)總結(jié)
本發(fā)明涉及一種基于FPGA的RISC?V雙核處理系統(tǒng)，包括RISC?V處理器核、內(nèi)存接口、片上內(nèi)存、片外內(nèi)存控制器；其中RISC?V處理器核包括主處理器核和校驗處理器核，通過內(nèi)存接口連接片外內(nèi)存控制器和片上內(nèi)存；片外內(nèi)存控制器控制片外內(nèi)存的讀寫；主處理器核和校驗處理器核均包括取指模塊、譯碼模塊、執(zhí)行模塊和數(shù)據(jù)訪問模塊；取指模塊和執(zhí)行模塊工作在雙時鐘周期下，譯碼模塊和數(shù)據(jù)訪問模塊工作在單時鐘周期下；還包括安全管理模塊，安全管理模塊包括監(jiān)控比較模塊，將主處理器核和校驗處理器核的執(zhí)行模塊輸出進行比較，若二者中的任一輸出不一致，發(fā)送故障狀態(tài)。本發(fā)明解決了現(xiàn)有技術(shù)中缺乏基于雙核RISC?V處理系統(tǒng)解決方案的技術(shù)問題。

技術(shù)研發(fā)人員：馮勇,李然,張鵬,張長春,王磊
受保護的技術(shù)使用者：中車青島四方車輛研究所有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14