1.一種片上axi總線監(jiān)控方法，其特征在于，所述方法由一種片上axi總線監(jiān)控系統(tǒng)中的監(jiān)控模塊執(zhí)行，所述方法包括：
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述監(jiān)控目標(biāo)axi總線的每筆傳輸操作的起始時(shí)間戳以及響應(yīng)時(shí)間戳，以獲取每筆傳輸操作的延時(shí)之前，所述方法還包括：
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述監(jiān)控目標(biāo)axi總線的每筆傳輸操作的起始時(shí)間戳以及響應(yīng)時(shí)間戳，以獲取每筆傳輸操作的延時(shí)，包括：
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述通過統(tǒng)計(jì)一個(gè)時(shí)間窗口內(nèi)的多筆傳輸操作的延時(shí)以及數(shù)據(jù)量，獲取所述時(shí)間窗口內(nèi)的平均延時(shí)以及平均帶寬，包括：
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述中斷機(jī)制包括死鎖或者錯(cuò)誤中斷時(shí)；所述在所述每筆傳輸操作結(jié)束、所述平均延時(shí)、所述平均帶寬或所述時(shí)間窗口的終止時(shí)間觸發(fā)所述目標(biāo)axi總線的中斷機(jī)制時(shí)，使cpu處理器獲取當(dāng)前時(shí)間窗口的統(tǒng)計(jì)結(jié)果，以得到所述目標(biāo)axi總線的死鎖信息、總線錯(cuò)誤信息或性能狀態(tài)，包括：
6.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述中斷機(jī)制包括統(tǒng)計(jì)窗口結(jié)束中斷時(shí)；所述在所述每筆傳輸操作的延時(shí)、所述平均延時(shí)、所述平均帶寬或所述時(shí)間窗口的終止時(shí)間觸發(fā)所述目標(biāo)axi總線的中斷機(jī)制時(shí)，使cpu處理器獲取當(dāng)前時(shí)間窗口的統(tǒng)計(jì)結(jié)果，以得到所述目標(biāo)axi總線的死鎖信息、總線錯(cuò)誤信息或性能狀態(tài)，包括：
7.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述中斷機(jī)制包括性能閾值中斷時(shí)；所述在所述每筆傳輸操作的延時(shí)、所述平均延時(shí)、所述平均帶寬或所述時(shí)間窗口的終止時(shí)間觸發(fā)所述目標(biāo)axi總線的中斷機(jī)制時(shí)，使cpu處理器獲取當(dāng)前時(shí)間窗口的統(tǒng)計(jì)結(jié)果，以得到所述目標(biāo)axi總線的死鎖信息、總線錯(cuò)誤信息或性能狀態(tài)，包括：
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將所述目標(biāo)axi總線的每筆傳輸操作的延時(shí)、帶寬和信息條目輸出至atb總線，以進(jìn)行總線狀態(tài)分析，包括：
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的方法，其特征在于，所述方法還包括：
10.一種監(jiān)控模塊，其特征在于，所述監(jiān)控模塊設(shè)置于一種片上axi總線監(jiān)控系統(tǒng)中，所述監(jiān)控模塊的結(jié)構(gòu)包括axi_mon接口、監(jiān)控讀總線單元以及監(jiān)控寫總線單元；
11.一種片上axi總線監(jiān)控系統(tǒng)，其特征在于，所述系統(tǒng)包括如權(quán)利要求10所述的一種監(jiān)控模塊，所述監(jiān)控模塊被配置為連接在cpu處理器接口和gdma?master接口、pcie?axi接口、ddr內(nèi)存和ocm片上存儲(chǔ)器，以及外設(shè)通道上。
12.一種計(jì)算機(jī)設(shè)備，其特征在于，包括：
13.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)指令，所述計(jì)算機(jī)指令用于使計(jì)算機(jī)執(zhí)行權(quán)利要求1至9中任一項(xiàng)所述的一種片上axi總線監(jiān)控方法。
14.一種計(jì)算機(jī)程序產(chǎn)品，其特征在于，包括計(jì)算機(jī)指令，所述計(jì)算機(jī)指令用于使計(jì)算機(jī)執(zhí)行權(quán)利要求1至9中任一項(xiàng)所述的一種片上axi總線監(jiān)控方法。