專利名稱：高密度“或非”型閃速存儲裝置和存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃速存儲裝置，更具體地涉及一種在很低的電源電壓下運(yùn)行的高密度“或非”型閃速存儲裝置，以及編程該閃速存儲裝置的一種方法。
背景技術(shù)：
為了提供非易失性的信息存儲，各種計(jì)算機(jī)系統(tǒng)均采用閃速存儲器。常規(guī)閃速存儲器通常包括用于將信息編程在閃速存儲單元內(nèi)的編程電路以及用于擦除存儲單元的擦除電路。然而，這種編程和擦除電路所要求的電壓電平與計(jì)算機(jī)系統(tǒng)電源電壓使用的電壓電平不同。
某些閃速存儲器需要多電壓供電以適應(yīng)編程和擦除電路的需要。例如，任何一種閃速存儲器均需要一個(gè)電源電壓和一個(gè)用于編程電路的單獨(dú)的高電壓。不幸的是，這種對雙電壓供電的要求通常會增加對采用這種雙電源閃速存儲器的計(jì)算機(jī)系統(tǒng)供電系統(tǒng)設(shè)計(jì)的復(fù)雜性并增加了這種系統(tǒng)的整體成本。
另一方面，單電源閃速存儲器通常含有產(chǎn)生對各閃速存儲器單元進(jìn)行編程和擦除所需的適當(dāng)電壓電平和電流電平的專用電路。例如，這種閃速存儲器通常包括將單一供電電壓轉(zhuǎn)換為適合在編程期間驅(qū)動對閃速存儲器輸入所需的電壓電平的抽運(yùn)電路。
與早期的計(jì)算機(jī)系統(tǒng)相比，更近期的計(jì)算機(jī)系統(tǒng)，如便攜式計(jì)算機(jī)，采用使用較低供電電壓運(yùn)行的集成電路和其它器件。例如，過去采用5V電源電壓的傳統(tǒng)筆記本計(jì)算機(jī)系統(tǒng)，現(xiàn)在正逐漸趨向于3V或更低的電源電壓(如2V或1.5V)。
不幸的是，如此低的電源電壓引起對由閃速存儲器的抽運(yùn)電路產(chǎn)生的電編程電流的實(shí)際限制。由于限制了可以同時(shí)編程的閃速存儲器單元的數(shù)量，所以對所使用的編程電流的這種限制會降低這種閃速存儲器的整體速度。
理論上，一個(gè)更大型、運(yùn)行更復(fù)雜的抽運(yùn)電路會提供同時(shí)編程閃速存儲器的整個(gè)字節(jié)或字所需的必要的電流。如果進(jìn)一步降低電源電壓的電平，例如降到低于2V，抽運(yùn)電路就會更復(fù)雜、更龐大。這使這種更龐大、更復(fù)雜的抽運(yùn)電路占據(jù)集成電路芯片的大量空間。由于抽運(yùn)電路占用了如此大量的集成電路空間，所以這通常會減少閃速存儲單元及其它存取電路的可用空間，并因此限制了這種閃速存儲器的整體存儲容量。另一方面，如此大量的芯片空間會明顯增加集成電路芯片的整體尺寸從而增加制造成本。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目標(biāo)是提供一種能通過最小化編程過程所消耗的最大操作電流以減小電荷泵的大小的高密度“或非”型閃速存儲裝置及其編程方法。
本發(fā)明的另一個(gè)目標(biāo)是提供一種可以縮短編程時(shí)間的高密度“或非”型閃速存儲裝置及其編程方法。
根據(jù)本發(fā)明的一個(gè)方面，提供一種“或非”閃速存儲裝置包括一個(gè)以行和列排列的多個(gè)存儲單元陣列；一個(gè)用于選擇某行的行選擇電路；一個(gè)用于選擇列中一組列的列選擇電路；一個(gè)用于在編程操作期間產(chǎn)生供給所選列的漏極電壓的抽運(yùn)電路；一個(gè)用于產(chǎn)生指示由所選行和所選列確定的存儲單元的一個(gè)編程期間的第一編程期間信號和第二編程期間信號的編程期間控制電路；一個(gè)用于響應(yīng)第一和第二編程期間信號以及待編程的數(shù)據(jù)位產(chǎn)生將所選列指定給指定的存儲單元的選擇信號的選擇電路；和一個(gè)用于響應(yīng)選擇信號驅(qū)動從抽運(yùn)電路產(chǎn)生的漏極電壓的所選列的寫驅(qū)動電路；其中，編程期間控制電路產(chǎn)生每個(gè)均對應(yīng)于指定的存儲單元的第一編程期間信號，以致順序編程指定的存儲單元達(dá)到一個(gè)低于目標(biāo)閥電壓的預(yù)定閥電壓；并且其中編程期間控制電路產(chǎn)生第二編程期間信號，以致同時(shí)編程指定的存儲單元由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種“或非”型閃速存儲單元包括一個(gè)以行和列排列的多個(gè)存儲單元陣列；一個(gè)用于選擇某行的行選擇電路；一個(gè)用于選擇列中一組列的列選擇電路；一個(gè)用于在編程操作期間產(chǎn)生供給所選列的漏極電壓的抽運(yùn)電路；一個(gè)用于產(chǎn)生指示由所選行和所選列確定的存儲單元的一個(gè)編程期間的第一和第二編程期間信號的編程期間控制電路；一個(gè)用于響應(yīng)第一和第二編程期間信號以及待編程的數(shù)據(jù)位產(chǎn)生將所選列指定給指定的存儲單元的選擇信號的選擇電路；和一個(gè)用于響應(yīng)選擇信號驅(qū)動從抽運(yùn)電路產(chǎn)生的漏極電壓的所選列的寫驅(qū)動電路；其中，編程期間控制電路產(chǎn)生每個(gè)均對應(yīng)于指定的存儲單元的第一編程期間信號，以致順序編程指定的存儲單元達(dá)到低于一個(gè)目標(biāo)閥電壓的預(yù)定閥電壓；并且其中編程期間控制電路產(chǎn)生第二編程期間信號，以致順序編程每個(gè)均具有預(yù)定閥電壓的多個(gè)指定的存儲單元組，同時(shí)編程每組的指定的存儲單元。
為了實(shí)現(xiàn)上述目標(biāo)，根據(jù)本發(fā)明的一個(gè)方面，提供了一種“或非”型閃速存儲裝置，它包括多個(gè)以行和列排列的存儲單元陣列、一個(gè)用于選擇某一行的行選擇電路、以及一個(gè)用于從列中的一組中選擇幾列的列選擇電路。在該存儲裝置中，提供一個(gè)抽運(yùn)電路，它在編程操作期間產(chǎn)生一個(gè)漏電壓供給所選列。此外，該閃速存儲裝置還提供一個(gè)編程期間控制電路、一個(gè)選擇電路和一個(gè)寫驅(qū)動電路。編程期間控制電路產(chǎn)生表示由所選行和所選列確定的存儲單元的編程期間的第一編程時(shí)間信號和第二編程時(shí)間信號。選擇電路產(chǎn)生分別響應(yīng)于第一和第二編程時(shí)間信號以及待編程的數(shù)據(jù)位，將所選列分別分配給指定的存儲單元的選擇信號。響應(yīng)于選擇信號，寫驅(qū)動電路利用由抽運(yùn)電路產(chǎn)生的漏電壓驅(qū)動所選列。
在該實(shí)施例中，編程期間控制電路產(chǎn)生每個(gè)均對應(yīng)于指定的存儲單元的第一編程時(shí)間信號，以致指定的存儲單元被順序編程達(dá)到一個(gè)低于目標(biāo)閥電壓的預(yù)定閥電壓；其中編程期間控制電路產(chǎn)生第二編程期間信號，以致指定的存儲單元被同時(shí)編程由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓。
在該實(shí)施例中，第一漏電壓具有與第二漏電壓不同的電壓電平，當(dāng)指定的存儲單元被編程達(dá)到預(yù)定的閥電壓時(shí)，在第一編程時(shí)間，第一漏電壓被供給所選列，而當(dāng)指定的存儲單元被編程由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓時(shí)，在第二編程時(shí)間，第二漏電壓被供給所選列。
在實(shí)施例中，第二漏電壓較第一漏電壓高，并且所選存儲單元的每個(gè)單元編程時(shí)間等于第一編程時(shí)間和第二編程時(shí)間的和。


本發(fā)明將以示例性實(shí)施例的方式進(jìn)行描述，但并不是限制性的，附圖中相同的標(biāo)號代表相同的部件，其中圖1是常規(guī)閃速存儲單元的剖視圖；圖2是表示同時(shí)編程兩個(gè)數(shù)據(jù)位時(shí)單元電流與編程時(shí)間之間關(guān)系；圖3是表示在編程期間閃速存儲單元的閥電壓與編程時(shí)間的關(guān)系；圖4是表示閥電壓和單元電流隨編程時(shí)間的變化的圖；圖5是表示按照本發(fā)明第一實(shí)施例的閃速存儲裝置的方框圖；圖6是表示根據(jù)第一實(shí)施例的編程方法的單元電流與編程時(shí)間之間的關(guān)系的圖；圖7是表示按照本發(fā)明第二實(shí)施例的閃速存儲裝置的方框圖；圖8是表示圖7所示的電荷泵的方框圖；圖9是表示閃速存儲單元的閥電壓和編程時(shí)間隨供給位線的漏電壓的變化而變化的圖；圖10A是表示電荷泵的電流容量的圖；圖10B是表示電流隨電源及電荷泵的級數(shù)變化的圖；圖10C是表示電流隨電荷泵的級數(shù)變化的圖；和圖11是表示按照第二實(shí)施例的編程方法的單元電流與編程時(shí)間之間關(guān)系的圖。
具體實(shí)施例方式
以下參考附圖更詳細(xì)地說明本發(fā)明的優(yōu)選實(shí)施例。
參考圖1，它示出了閃速存儲單元的剖視圖，閃速存儲單元在P型襯底2上具有N+型源極3和N+型漏極4、在溝道上形成并在其與溝道之間插入了低于100絕緣層5的浮置柵6、以及在浮置柵6上形成并在其與浮置柵之間插入另外的絕緣層7的控制柵8。
圖1所示的閃速存儲單元通過將襯底2和源極區(qū)3接地，將約10V的高電壓Vg施加到控制柵8并將約+5V～+6V的正電壓施加到漏極4進(jìn)行編程。如果在預(yù)定時(shí)間內(nèi)處于這種偏置狀況，就會有足夠的負(fù)電荷從與漏極4相鄰的溝道注入浮置柵6。此時(shí)，浮置柵6為(-)電位。在讀操作期間，這起到增加閃速存儲單元的閥電壓的作用。閃速存儲單元的這種狀態(tài)被稱為“關(guān)態(tài)單元”。當(dāng)約+5～+6V的正電壓Vd施加到關(guān)態(tài)單元的漏極4時(shí)，沒有單元電流從漏極4流到接地的源極3。在擦除狀態(tài)，即閃速存儲單元的未編程狀態(tài)被稱為“開態(tài)單元”。當(dāng)約+5～+6V的正電壓Vd施加到開態(tài)單元的漏極4時(shí)，約200μA的電流通過溝道從漏極4流到源極3。
如本技術(shù)領(lǐng)域的技術(shù)人員所熟知的那樣，如“或非”型閃速存儲裝置的閃速存儲裝置的所選存儲單元是通過字節(jié)單元(由8個(gè)數(shù)據(jù)位組成)或字單元(由16個(gè)數(shù)據(jù)位組成)編程的。當(dāng)字節(jié)/字單元的所有數(shù)據(jù)位同時(shí)編程時(shí)，字節(jié)單元編程所需的最大電流是1.6mA(200μA*8)，而字單元編程所需的最大電流是3.2mA(200μA*16)。為了產(chǎn)生約+5～+6V的正電壓Vd以向閃速存儲單元的漏極4供電并同時(shí)提供大量的電流(即1.6mA或3.2mA)，就需要一個(gè)大型電荷泵。如上所述，如此會使此電荷泵占用集成電路芯片的大量空間。集成電路芯片如此大量的空間被用于電荷泵，通常會減少閃速存儲單元以及存取電路的可用空間，從而限制了這種閃速存儲器的整體存儲容量(這意味著增加集成電路芯片的尺寸)。不僅如此，當(dāng)持續(xù)消耗大量電流時(shí)，會產(chǎn)生電源噪聲，并由此導(dǎo)致閃速存儲裝置產(chǎn)生故障。當(dāng)“或非”型閃速存儲裝置所使用的電源電壓電平降得越來越低時(shí)，此問題會變得很嚴(yán)重。
根據(jù)常規(guī)的用于減少電荷泵占用空間的編程方法，首先，待編程的多個(gè)數(shù)據(jù)位被分成多個(gè)組。之后，各組的數(shù)據(jù)位在單元編程時(shí)間Tcycle(等于編程足以達(dá)到閃速存儲單元的目標(biāo)閥電壓所需的時(shí)間)內(nèi)同時(shí)編程。例如，如果在此各組包含兩個(gè)數(shù)據(jù)位，單元編程時(shí)間Tcycle期間的最大電流與上述編程方法(該方法將字單元的所有數(shù)據(jù)位同時(shí)編程)的最大電流相比減少1/8，即約400μA。電荷泵的大小隨最大電流的減小而減小。在此，如圖2所示，假設(shè)閃速存儲單元的峰值電流表示為Ipeak，則將相應(yīng)的單元編程時(shí)間Tcycle的最大電流表示為兩個(gè)峰值電流(2Ipeak)。另一方面，顯然總編程時(shí)間Tpgm較上述的編程方法增加了8倍(當(dāng)Tcycle＝1μs，Tpgm＝1μs*8＝8μs)。
如果“或非”型閃速存儲單元在很低的電源電壓下運(yùn)行(如低于2.0V)，則在編程期間產(chǎn)生供給閃速存儲單元的漏極的電流和電壓所需的時(shí)間會更長。另一方面，為了減少總編程時(shí)間，就可能增加電荷泵的尺寸。這樣，當(dāng)閃速存儲裝置的集成度高時(shí)，由電荷泵占用的集成電路芯片的空間就大。電荷泵占用集成電路芯片如此大量的空間，通常意味著減少了閃速存儲單元及相關(guān)存取電路的可用空間，從而限制了這種閃速存儲器的整體存儲容量。
<第一實(shí)施例>
參考圖3，它表示出單元的閥電壓與變化的編程時(shí)間之間的關(guān)系。在圖3中，豎軸代表閃速存儲單元的閥電壓，橫軸代表由對數(shù)值表示的編程時(shí)間。假設(shè)待編程的目標(biāo)閥電壓Vth_pgm是8V，則編程單元所需的單元編程時(shí)間Tcycle就是1μs。此時(shí)，從圖3中可知，在0.5μs內(nèi)即單元編程時(shí)間Tcycle的一半的時(shí)間內(nèi)，單元的閥電壓Vth增加到約7V(接近85％)。
如圖4所示，它表示出閥電壓和單元電流隨編程時(shí)間的變化，在第一編程時(shí)間0～T1，單元的閥電壓Vth迅速增加到Vth1，同時(shí)，在第一編程時(shí)間流過編程單元的單元電流迅速從Ipeak減小到It1。之后，在第二編程時(shí)間T1-Tcycle，單元的閥電壓Vth緩慢地從Vth1增加到Vth_pgm，并消耗少量單元電流。
如圖3和圖4所示，當(dāng)閃速存儲單元的閥電壓Vth在單元編程時(shí)間Tcycle的起始階段迅速增加時(shí)，通過溝道從漏極流到源極的單元電流迅速減小。顯然，對于本技術(shù)領(lǐng)域的技術(shù)人員，可以根據(jù)閃速存儲單元的特性改變閥電壓Vth增加的斜率。這意味著依賴于閃速存儲單元的特性，第一編程時(shí)間0～T1變短或變長。
根據(jù)第一實(shí)施例的“或非”型閃速存儲裝置的方框圖示于圖5?！盎蚍恰毙烷W速存儲裝置100包括一個(gè)存儲單元陣列110，盡管沒有示出，該存儲單元陣列110包含多條沿行延伸的字線、多條沿列延伸的位線以及多個(gè)分別布置在字線和位線的交叉點(diǎn)上的閃速存儲單元(或EEPROM單元)。行解碼電路120根據(jù)行地址選擇一條字線，列解碼電路130和列通門電路140根據(jù)列地址選擇位線的一部分。例如，如果存儲單元由字節(jié)單元編程，則列解碼電路130和列通門電路140選擇8位線。并且，如果存儲單元由字單元編程，則列解碼電路130和列通門電路140選擇16位線。即分別選擇由所選字線和所選位線確定的8/16閃速存儲單元。
在閃速存儲裝置100中還包括編程期間控制電路150、數(shù)據(jù)輸入緩沖電路160、選擇電路170、抽運(yùn)電路180以及寫驅(qū)動電路190。根據(jù)字節(jié)/字單元，待編程的“0”或“1”數(shù)據(jù)位暫時(shí)存儲在數(shù)據(jù)輸入緩沖電路160。當(dāng)對所選存儲單元進(jìn)行編程操作時(shí)，編程期間控制電路150產(chǎn)生一個(gè)脈沖形式的編程期間信號PGM_Bli。例如，在本實(shí)施例中，編程期間控制電路150包括一個(gè)計(jì)數(shù)器。
接著，選擇電路170接收編程期間信號PGM_Bli(I＝0～17)和數(shù)據(jù)位Din_i(i＝0-15)，然后分別產(chǎn)生對應(yīng)于所選位線的數(shù)據(jù)線選擇信號DLSELi(i＝0-15)。例如，當(dāng)激活第一編程期間信號PGM_B10并且第一數(shù)據(jù)位Din_0待編程時(shí)(如，邏輯‘0’)，激活第一數(shù)據(jù)線選擇信號DLSEL0。反之，當(dāng)激活第一編程期間信號PGM_B10并且第一數(shù)據(jù)位Din_0(如，邏輯‘0’)被禁止編程時(shí)(如，邏輯‘1’)，就不激活第一數(shù)據(jù)線選擇信號DLSEL0。按上述方法，激活或關(guān)閉其它數(shù)據(jù)線選擇信號DLSEL1至DLSEL15。
抽運(yùn)電路180向?qū)戲?qū)動電路190提供傳送到所選位線的一個(gè)漏極電壓Vd和一個(gè)電流。根據(jù)數(shù)據(jù)線選擇信號DLSELi，寫驅(qū)動電路190將抽運(yùn)電路180提供的漏極電壓Vd和電流送到所選位線。題目為“非易失半導(dǎo)體存儲裝置中使用的自動編程電路”的美國No.5,642,309專利公開了一種抽運(yùn)電路的實(shí)例，這里一并提出供參考。
假設(shè)上述“或非”型閃速存儲裝置100的單元由字單元編程，以下將詳細(xì)說明本發(fā)明的編程操作。然而，很明顯本發(fā)明的編程方法可以應(yīng)用到按字節(jié)單元編程的閃速存儲裝置。并且“或非”型閃速存儲裝置100支持邊讀邊寫(RWW)的操作模式，其編程操作和讀出操作是同時(shí)完成的。題目為“能夠同時(shí)讀出和寫入的非易失存儲器的存儲單元結(jié)構(gòu)”的美國No.5,867,430專利中公開了RWW操作模式的存儲裝置，這里一并提出供參考。
圖6表示根據(jù)本發(fā)明第一實(shí)施例的編程方法的單元電流與編程時(shí)間之間的關(guān)系。在說明本發(fā)明的編程方法之前，將第一編程時(shí)間T1定義為當(dāng)閃速存儲單元的閥電壓Vth達(dá)到一個(gè)低于目標(biāo)閥電壓Vth_pgm的閥電壓Vth1(如6V～7V)的時(shí)間，將第二編程時(shí)間T1定義為單元編程時(shí)間減去第一編程時(shí)間(Tcycle-T1)(Tcycle是編程閃速存儲單元足以達(dá)到目標(biāo)閥電壓Vth_pgm)。
如果開始編程操作，由行解碼電路120選擇存儲單元陣列110的一條字線，而由列解碼電路130和列通門電路140選擇16條(字單元的)位線。與上述操作的結(jié)果一樣，分別選擇布置在所選字線和所選位線交叉點(diǎn)上的16個(gè)閃速存儲單元。盡管圖中未示出，例如，由一個(gè)公知的字線電壓產(chǎn)生電路抽運(yùn)的一個(gè)約10V的高電壓可以供給通常連到所選單元的控制柵的所選字線。
之后，當(dāng)由編程期間控制電路150產(chǎn)生的第一編程期間信號PGM_BL0由低電平躍遷到高電平時(shí)，選擇電路170接收第一編程期間信號PGM_BL0和第一數(shù)據(jù)位Din_0(例如，邏輯‘0’)，并相應(yīng)地激活第一數(shù)據(jù)線選擇信號DLSEL0。第一數(shù)據(jù)位Din_0是存儲在數(shù)據(jù)輸入緩沖電路160中的、待編程的數(shù)據(jù)位Din_0至Din_15中之一。這使由抽運(yùn)電路180產(chǎn)生的漏極電壓Vd和電流通過寫驅(qū)動電路190和列通門電路140供給一個(gè)對應(yīng)于第一數(shù)據(jù)位Din_0的第一位線。結(jié)果，第一閃速存儲單元開始編程。此時(shí)，如上所述，流經(jīng)所選閃速存儲單元的單元電流等于約為200μA的最大電流Ipeak，而在第一編程時(shí)間T1，編程第一閃速存儲單元達(dá)到低于目標(biāo)閥電壓Vth_pgm的Vth1。
如圖6所示，激活信號PGM_BL0并在第一編程時(shí)間T1過去之后，第一編程期間信號PGM_BL0由高電平躍遷到低電平(它被關(guān)閉)。就在此時(shí)，編程期間控制電路150激活第二編程期間信號PGM_BL1表示待編程的數(shù)據(jù)位Din_0至Din_15中的第二數(shù)據(jù)位Din_1的編程操作。由抽運(yùn)電路180產(chǎn)生的漏極Vd和電流通過寫驅(qū)動電路190和列通門電路140供給與第二數(shù)據(jù)位Din_1對應(yīng)的第二位線。結(jié)果，第二閃速存儲單元開始編程。此時(shí)，流經(jīng)所選閃速存儲單元的單元電流等于約為200μA的最大電流Ipeak，而在第一編程時(shí)間T1期間，第二閃速存儲單元被編程達(dá)到閥電壓Vth1。
對應(yīng)于其它數(shù)據(jù)位(如Din_2至Din_15)的所選閃速存儲單元以如上所述的編程操作同樣的方式順序編程達(dá)到閥電壓Vth1。當(dāng)它們被順序編程達(dá)到閥電壓Vth1后，根據(jù)抽運(yùn)電路180的容量，同時(shí)編程所選存儲單元?；蛘?，將所選存儲單元分為兩個(gè)或更多個(gè)組后，可以根據(jù)抽運(yùn)電路180的容量分別編程存儲單元組。在本實(shí)施例中，假設(shè)抽運(yùn)電路180的電流容量等于Ipeak(200μA)，待同時(shí)編程的數(shù)據(jù)位數(shù)N由抽運(yùn)電路180的電流容量和在第二編程時(shí)間T2的起始階段由閃速存儲單元消耗的單元電流It1確定。如果N＝8，16個(gè)所選存儲單元被分成兩組，之后，各組將按如下方法編程。
如圖6所示，當(dāng)編程期間信號PGM_BL16被激發(fā)到高電平，選擇電路170同時(shí)將分別與相應(yīng)的數(shù)據(jù)位組對應(yīng)的數(shù)據(jù)線選擇信號DLSEL0至DLSEL7激發(fā)到高電平。這使得抽運(yùn)電路180產(chǎn)生的漏極電壓Vd和電流供給每個(gè)均與激發(fā)信號DLSEL0至DLSEL7對應(yīng)的位線。結(jié)果，在第二編程時(shí)間T2(Tcycle-T1)內(nèi)，將與驅(qū)動位線分別相連的存儲單元同時(shí)編程由閥電壓Vth1達(dá)到目標(biāo)閥電壓Vth_pgm。對應(yīng)于其它數(shù)據(jù)位組的數(shù)據(jù)位的閃速存儲單元按上述方法編程。
對所選存儲單元的編程操作以上述方式結(jié)束。根據(jù)第一實(shí)施例的編程方法，總編程時(shí)間Tpgm由下式表示Tpgm＝T1×N+(Tcycle-T1)×r其中，符號N表示待編程的數(shù)據(jù)位數(shù)(以位單元編程時(shí)N＝8，以字單元編程時(shí)N＝16)，符號r表示由電流It1和最大電流Ipeak確定的存儲單元的組數(shù)。例如，當(dāng)Tcycle＝1μs，T1＝0.5μs，r＝2時(shí)，字單元的總編程時(shí)間為9μs(0.5μs*16+0.5μs*2)。
從上述編程算法中得知，在第一實(shí)施例的編程操作期間消耗的最大電流等于由閃速存儲單元消耗的峰值電流Ipeak。根據(jù)第一實(shí)施例的編程方法設(shè)計(jì)的抽運(yùn)電路180的大小是常規(guī)的同時(shí)編程兩個(gè)數(shù)據(jù)位的方法的抽運(yùn)電路的一半。因此，根據(jù)本發(fā)明第一實(shí)施例，盡管提高了“或非”型閃速存儲裝置的集成度并降低了閃速存儲單元所使用的電源電壓(例如，低于2.0V)，而無需因?yàn)殡姾杀?80增加集成電路芯片的尺寸，仍能提供編程所需的足夠的電流量。
<第二實(shí)施例>
圖7所示是根據(jù)本發(fā)明第二實(shí)施例的“或非”型閃速存儲裝置的方框圖。在圖7中，與圖5中相同的組成部分用相同的標(biāo)號標(biāo)注，并省略對它們的說明。第二實(shí)施例與第一實(shí)施例的不同之處在于漏極電壓，即在編程一個(gè)閃速存儲單元達(dá)到低于目標(biāo)閥電壓Vth_pgm的閥電壓Vth1所需的第一編程時(shí)間T1供給一條位線的漏極電壓，不同于在編程一個(gè)閃速存儲單元達(dá)到低于目標(biāo)閥電壓Vth_pgm的閥電壓Vth1所需的第二編程時(shí)間T2供給一條位線的漏極電壓。
參考圖7，根據(jù)本發(fā)明第二實(shí)施例的抽運(yùn)電路180′將響應(yīng)于控制信號Svd1和Svd2傳送到一條位線的漏極電壓Vd供給寫驅(qū)動電路190。特別是，在激活控制信號Svd1時(shí)，由抽運(yùn)電路180′供給寫驅(qū)動電路190的漏極電壓Vd，低于在激活控制信號Svd2時(shí)，由抽運(yùn)電路180′供給寫驅(qū)動電路190的漏極電壓Vd。以下將作更詳細(xì)地說明。抽運(yùn)電路180′包括示于圖8中的電荷泵181、調(diào)節(jié)器182、第一檢測器183、第二檢測器184以及振蕩器185。
電荷泵182響應(yīng)于由振蕩器185產(chǎn)生的振蕩信號OSC完成其抽運(yùn)操作，由此產(chǎn)生電壓Vout供給閃速存儲單元的漏極。振蕩器185根據(jù)振蕩啟動信號OSCE運(yùn)行。電荷泵181由串聯(lián)的抽運(yùn)級組成，它由美國No.5,280,420專利公開，題目為“低電源電壓下運(yùn)行的電荷泵”，援引于此供參考。調(diào)節(jié)器182調(diào)節(jié)由電荷泵181產(chǎn)生的不穩(wěn)定電壓Vout，并將調(diào)節(jié)器182產(chǎn)生的一個(gè)輸出電壓，即一個(gè)漏極電壓Vd供給寫啟動電路190。之后，當(dāng)激活控制信號Svd1時(shí)，第一檢測器183檢測調(diào)節(jié)器182的輸出電壓Vd是否高于如4.5V的預(yù)定值Vd1。如果Vd＞Vd1，則由第一檢測器183關(guān)閉振蕩器185，從而結(jié)束電荷泵182的抽運(yùn)操作。同樣，當(dāng)激活控制信號Svd2時(shí)，第二檢測器184檢測調(diào)節(jié)器182的輸出電壓Vd是否高于如5.5V的預(yù)定值Vd2。如果Vd＞Vd2，則由第二檢測器184關(guān)閉振蕩器185，從而結(jié)束電荷泵182的抽運(yùn)操作。
參考圖9，它表示出閥電壓和編程時(shí)間隨供給一條位線的電壓Vd變化的變化曲線。當(dāng)Vd＝Vd2(如5.5V)時(shí)，編程一個(gè)閃速存儲單元達(dá)到閥電壓Vth1所需的一個(gè)第一編程時(shí)間T1′比當(dāng)Vd＝Vd1(如4.5V)時(shí)的編程時(shí)間T1(對應(yīng)于第一實(shí)施例的第一編程時(shí)間)要短。結(jié)果，通過增加供給閃速存儲單元漏極的電壓Vd，能縮短總編程時(shí)間Tpgm。如圖9所示，當(dāng)Vd＝Vd2時(shí)，流經(jīng)閃速存儲單元的單元電流等于峰值電流Ipeak。
如圖10A所示，它表示出電荷泵181的輸出電壓Vout增加時(shí)，電荷泵電流容量，即電荷泵181的輸出電流Iout減小的情況。例如，如果供電電壓是2V并且電荷泵181由8個(gè)抽運(yùn)級組成，當(dāng)電荷泵181的輸出電壓Vout接近4.5V時(shí)，輸出電流Iout接近200μA(參考A點(diǎn))。而當(dāng)輸出電壓Vout增加到5.5V時(shí)，輸出電流Iout減小到接近150μA(參考B點(diǎn))。
如上所述，由于Vd＝Vd2時(shí)流經(jīng)閃速存儲單元的單元電流等于峰值電流Ipeak，所以與第一實(shí)施例相比，必須增加根據(jù)第二實(shí)施例的電荷泵181的抽運(yùn)級數(shù)。例如，如圖10B和10C所示，為了獲得約5.5V的電壓輸出Vout和約200μA的電流輸出，電荷泵181可以由10個(gè)串聯(lián)的抽運(yùn)級組成。這樣，當(dāng)Vd＝Vd1時(shí)，由10個(gè)抽運(yùn)級組成的電荷泵181可以提供約240μA的電流輸出Iout。這意味著在第二編程時(shí)間T2期間同時(shí)編程的數(shù)據(jù)位數(shù)變得更多了。另一方面，根據(jù)本發(fā)明第二實(shí)施例的電荷泵181的尺寸較根據(jù)本發(fā)明第一實(shí)施例的電荷泵的尺寸略有增加(兩個(gè)增加的抽運(yùn)級相應(yīng)增加電荷泵181的尺寸)。
圖11表示出根據(jù)本發(fā)明第二實(shí)施例的單元電流與編程時(shí)間之間的關(guān)系。以下參考附圖更詳細(xì)地說明第二實(shí)施例的編程方法。
開始編程操作時(shí)，由行解碼電路120選擇存儲單元陣列110的其中一條字線，并由列解碼電路130和列通門電路140選擇16條位線(字單元的)。如上所述的結(jié)果，分別選擇16個(gè)位于所選字線和所選位線的交叉點(diǎn)上的閃速存儲單元。盡管圖中未示出，可以將如由一個(gè)已知的字線電壓產(chǎn)生電路抽運(yùn)的一個(gè)約10V的高電壓供給通常與所選單元的控制柵相連的所選字線。
之后，當(dāng)由編程期間控制電路150產(chǎn)生的第一編程期間信號PGM_BL0由低電平躍遷到高電平時(shí)，選擇電路170接收該第一編程期間信號PGM_BL0和第一數(shù)據(jù)位Din_0(例如，邏輯′0′的)，之后，相應(yīng)地激活第一數(shù)據(jù)線選擇信號DLSEL0。第一數(shù)據(jù)位Din_0是存儲在數(shù)據(jù)輸入緩沖電路160中的、待編程的數(shù)據(jù)位Din_0至Din_15的其中之一。并且，根據(jù)控制信號Svd2，抽運(yùn)電路180′產(chǎn)生漏極電壓Vd。這使得抽運(yùn)電路180′輸出的漏極電壓Vd(＝Vd2)和電流Iout通過寫驅(qū)動電路190和列通門電路140送到對應(yīng)于第一數(shù)據(jù)位Din_0的第一位線。結(jié)果，第一閃速存儲單元開始編程。此時(shí)，流經(jīng)所選閃速存儲單元的單元電流等于約為200μA的最大電流Ipeak，并且在第一編程時(shí)間T1′編程第一閃速存儲單元達(dá)到低于目標(biāo)閥電壓Vth_pgm的Vth1。如上所述，第一編程時(shí)間T1′比第一編程時(shí)間T1短。
接著，如圖11所示，激活信號PGM_BL0并經(jīng)過第一編程時(shí)間T1′后，第一編程期間信號PGM_BL0由高電平躍遷到低電平。同時(shí)，編程期間控制電路150激活第二編程期間信號PGM_BL1，表示對數(shù)據(jù)位Din_0至Din_15中的第二數(shù)據(jù)位Din_1進(jìn)行編程操作。這使得抽運(yùn)電路180輸出的漏極電壓Vd(＝Vd2)和電流Iout通過寫驅(qū)動電流190和列通門電路140送到對應(yīng)于第二數(shù)據(jù)位Din_1的第二位線。結(jié)果，第二閃速存儲單元開始編程。此時(shí)，流經(jīng)所選閃速存儲單元的單元電流等于約為200μA的最大電流Ipeak，并且在第一編程時(shí)間T1′編程第一閃速存儲單元達(dá)到低于目標(biāo)閥電壓Vth_pgm的Vth1。
此后，按上述方法順序編程對應(yīng)于其它數(shù)據(jù)位Din_2至Din_15的閃速存儲單元達(dá)到閥電壓Vth1。在它們被順序編程達(dá)到閥電壓Vth1之后，就可以根據(jù)抽運(yùn)電路180′的容量同時(shí)編程所選存儲單元?；蛘?，將所選存儲單元分組之后，可以根據(jù)抽運(yùn)電路180′的容量編程各存儲單元組。假設(shè)抽運(yùn)電路180′的電流容量是約為200μA的峰值電流Ipeak，則待同時(shí)編程的數(shù)據(jù)位數(shù)N由抽運(yùn)電路180′的電流容量和由閃速存儲單元在第二編程時(shí)間T2的起始階段消耗的單元電流It1確定(Ipeak≥It1*N)。如果N＝16，則將16個(gè)所選存儲單元分成兩組，之后按如下的方法編程各組。
如圖11所示，當(dāng)將一個(gè)編程期間信號PGM_BL16激活到高電平時(shí)，則利用選擇電路170同時(shí)激活每個(gè)均與各自的數(shù)據(jù)位對應(yīng)的數(shù)據(jù)線選擇信號DLSEL0至DLSEL7。抽運(yùn)電路180′響應(yīng)于控制信號Svd1產(chǎn)生漏極電壓Vd。這使得抽運(yùn)電路180′產(chǎn)生的漏極電壓Vd(＝Vd1)(它比在第一編程時(shí)間T1′使用的電壓Vd2低)和電流Iout(比在第一編程時(shí)間T1′使用的電流大)供給每個(gè)均對應(yīng)于激活信號DLSEL0至DLSEL7的位線。結(jié)果，在第二編程時(shí)間T2(Tcycle減T1)內(nèi)，同時(shí)編程與驅(qū)動位線分別相連的存儲單元由閥電壓Vth1達(dá)到目標(biāo)閥電壓Vth_pgm。以上述同樣的方法編程對應(yīng)于其它組數(shù)據(jù)位的閃速存儲單元。
以上述方式結(jié)束對所選存儲單元的編程操作。如下是根據(jù)第一實(shí)施例的編程方法總編程時(shí)間TpgmTpgm＝T1′×N+(Tcycle-T1)×r其中，符號N表示待編程的數(shù)據(jù)位數(shù)(在字節(jié)單元情況時(shí)，N＝8，在字單元情況時(shí)，N＝16)，符號r表示由電流It1和最大電流Ipeak確定的閃速存儲單元的組數(shù)。例如，當(dāng)Tcycle＝1μs、T1＝0.5μs、T1′＝0.3μs及r＝2時(shí)，字單元的總編程時(shí)間Tpgm約為5.8μs(0.3μs*16+0.5μs*2)。結(jié)果，第二實(shí)施例的總編程時(shí)間Tpgm與第一實(shí)施例的總編程時(shí)間Tpgm相比縮短了{(lán)(T1-T1′)16+Tcycle(r-r′)}，其中符號r′表示待根據(jù)第二實(shí)施例同時(shí)編程的閃速存儲單元的組數(shù)。
由上述編程算法可知，在第一實(shí)施例的編程操作期間消耗的最大電流等于由閃速存儲單元消耗的峰值電流Ipeak。根據(jù)第二實(shí)施例的編程方法設(shè)計(jì)的抽運(yùn)電路180′的大小較用同時(shí)編程兩個(gè)數(shù)據(jù)位的常規(guī)方法設(shè)計(jì)的抽運(yùn)電路的大小有明顯減小。結(jié)果，盡管提高了“或非”型閃速存儲裝置的集成度并降低了其使用的供電電壓，在不因?yàn)槌檫\(yùn)電路180增加集成電路芯片的尺寸的情況下，就可以供給編程所需的足夠電流。此外，如上所述，根據(jù)第二實(shí)施例的編程方法的總編程時(shí)間明顯比采用常規(guī)方法的總編程時(shí)間短。
如上所述，由于“或非”型閃速存儲裝置具有RWW的操作模式，完成對某個(gè)存儲單元的編程操作的同時(shí)完成對另一個(gè)存儲單元的讀出操作。本技術(shù)領(lǐng)域的技術(shù)人員普遍認(rèn)為，當(dāng)抽運(yùn)電路產(chǎn)生高電壓Vd和漏極電流時(shí)，會引起電源噪聲。在編程期間引起的電源噪聲會影響在另一個(gè)存儲單元內(nèi)進(jìn)行的讀操作。因此，希望引起電源噪聲的最大漏極電流值盡可能小。于是，通過利用根據(jù)第一實(shí)施例和第二實(shí)施例的編程方法可以最小化引起電源噪聲的最大電流。
本發(fā)明利用典型的優(yōu)選實(shí)施例進(jìn)行了描述。然而，很明顯，本發(fā)明的范圍并不局限于所公開的實(shí)施例。相反，它試圖涵蓋各種修改和類似配置。因此，為了包含所有此類的修改和類似配置，權(quán)利要求所述的范圍被作為最全面的解釋。
權(quán)利要求
1.一種“或非”閃速存儲裝置包括一個(gè)以行和列排列的多個(gè)存儲單元陣列；一個(gè)用于選擇某行的行選擇電路；一個(gè)用于選擇列中一組列的列選擇電路；一個(gè)用于在編程操作期間產(chǎn)生供給所選列的漏極電壓的抽運(yùn)電路；一個(gè)用于產(chǎn)生指示由所選行和所選列確定的存儲單元的一個(gè)編程期間的第一編程期間信號和第二編程期間信號的編程期間控制電路；一個(gè)用于響應(yīng)第一和第二編程期間信號以及待編程的數(shù)據(jù)位產(chǎn)生將所選列指定給指定的存儲單元的選擇信號的選擇電路；和一個(gè)用于響應(yīng)選擇信號驅(qū)動從抽運(yùn)電路產(chǎn)生的漏極電壓的所選列的寫驅(qū)動電路；其中，編程期間控制電路產(chǎn)生每個(gè)均對應(yīng)于指定的存儲單元的第一編程期間信號，以致順序編程指定的存儲單元達(dá)到一個(gè)低于目標(biāo)閥電壓的預(yù)定閥電壓；并且其中編程期間控制電路產(chǎn)生第二編程期間信號，以致同時(shí)編程指定的存儲單元由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓。
2.根據(jù)權(quán)利要求1所述的“或非”型閃速存儲單元，其中第一漏極電壓與第二漏極電壓具有不同的電平，第一漏極電壓是當(dāng)將指定的存儲單元編程達(dá)到預(yù)定閥電壓時(shí)，在第一時(shí)間內(nèi)供給所選列的電壓，而第二漏極電壓是當(dāng)將指定的存儲單元編程由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓時(shí)，在第二時(shí)間內(nèi)供給所選列的電壓。
3.根據(jù)權(quán)利要求2所述的“或非”型閃速存儲單元，其中第二漏極電壓比第一漏極電壓高。
4.根據(jù)權(quán)利要求2所述的“或非”型閃速存儲單元，其中每個(gè)所選存儲單元的一個(gè)單元編程時(shí)間等于第一時(shí)間和第二時(shí)間的和。
5.一種“或非”型閃速存儲單元包括一個(gè)以行和列排列的多個(gè)存儲單元陣列；一個(gè)用于選擇某行的行選擇電路；一個(gè)用于選擇列中一組列的列選擇電路；一個(gè)用于在編程操作期間產(chǎn)生供給所選列的漏極電壓的抽運(yùn)電路；一個(gè)用于產(chǎn)生指示由所選行和所選列確定的存儲單元的一個(gè)編程期間的第一和第二編程期間信號的編程期間控制電路；一個(gè)用于響應(yīng)第一和第二編程期間信號以及待編程的數(shù)據(jù)位產(chǎn)生將所選列指定給指定的存儲單元的選擇信號的選擇電路；和一個(gè)用于響應(yīng)選擇信號驅(qū)動從抽運(yùn)電路產(chǎn)生的漏極電壓的所選列的寫驅(qū)動電路；其中，編程期間控制電路產(chǎn)生每個(gè)均對應(yīng)于指定的存儲單元的第一編程期間信號，以致順序編程指定的存儲單元達(dá)到低于一個(gè)目標(biāo)閥電壓的預(yù)定閥電壓；并且其中編程期間控制電路產(chǎn)生第二編程期間信號，以致順序編程每個(gè)均具有預(yù)定閥電壓的多個(gè)指定的存儲單元組，同時(shí)編程每組的指定的存儲單元。
6.根據(jù)權(quán)利要求5所述的“或非”型閃速存儲裝置，其中第一漏極電壓與第二漏極電壓具有不同的電平；其中當(dāng)指定的存儲單元被編程達(dá)到預(yù)定閥電壓時(shí)，在第一時(shí)間內(nèi)第一漏極電壓供給所選列；其中當(dāng)指定的存儲單元被編程由預(yù)定閥電壓達(dá)到目標(biāo)閥電壓時(shí)，在第二時(shí)間內(nèi)第二漏極電壓供給所選列；并且其中各指定的存儲單元的一個(gè)單元編程時(shí)間等于第一時(shí)間和第二時(shí)間的和。
7.根據(jù)權(quán)利要求6所述的“或非”型閃速存儲裝置，其中第二漏極電壓比第一漏極電壓高。
全文摘要
一種“或非”閃速存儲裝置包括以行和列排列的多個(gè)存儲單元陣列；用于選擇某行的行選擇電路；用于選擇列中一組列的列選擇電路；用于在編程操作期間產(chǎn)生供給所選列的漏極電壓的抽運(yùn)電路；用于產(chǎn)生指示由所選行和所選列確定的存儲單元的一個(gè)編程期間的第一編程期間信號和第二編程期間信號的編程期間控制電路；用于響應(yīng)第一和第二編程期間信號以及待編程的數(shù)據(jù)位產(chǎn)生將所選列指定給指定的存儲單元的選擇信號的選擇電路；和用于響應(yīng)選擇信號驅(qū)動從抽運(yùn)電路產(chǎn)生的漏極電壓的所選列的寫驅(qū)動電路。
文檔編號G11C16/02GK1542858SQ20041003355
公開日2004年11月3日 申請日期2000年7月21日 優(yōu)先權(quán)日1999年7月22日
發(fā)明者李枓燮, 李 燮 申請人:三星電子株式會社