專利名稱：共享存儲(chǔ)單元的分柵式閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)制造領(lǐng)域，且特別涉及一種共享存儲(chǔ)單元的分柵式閃存。
背景技術(shù)：
閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究的熱 點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問(wèn)世以來(lái)，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對(duì) 存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤(pán)等移動(dòng)和通訊設(shè)備中，閃 存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過(guò)改變晶體管或存儲(chǔ)單元的臨界電壓來(lái)控制 門(mén)極通道的開(kāi)關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消 失，而閃存為電可擦除且可編程的只讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非 揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額，成為發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器。
然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到編程電壓的限制，通過(guò) 縮小器件尺寸來(lái)提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)，因而研制高存儲(chǔ)密度的閃存是閃存 技術(shù)發(fā)展的重要推動(dòng)力。傳統(tǒng)的閃存在邁向更高存儲(chǔ)密度的時(shí)候，由于受到結(jié)構(gòu)的限 制，實(shí)現(xiàn)器件的編程電壓進(jìn)一步減小將會(huì)面臨著很大的挑戰(zhàn)。 —般而言，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合。分柵式閃存由于 其特殊的結(jié)構(gòu)，相比堆疊柵閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性能優(yōu)勢(shì)，因此 分柵式結(jié)構(gòu)由于具有高的編程效率，字線的結(jié)構(gòu)可以避免"過(guò)擦除"等優(yōu)點(diǎn)，應(yīng)用尤為 廣泛。但是由于分柵式閃存相對(duì)于堆疊柵閃存多了一個(gè)字線從而使得芯片的面積也會(huì)增 加，因此如何在提高芯片性能的同時(shí)進(jìn)一步減小芯片的尺寸是亟需解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提出一種共享存儲(chǔ)單元的分柵式閃存，實(shí)現(xiàn)單字節(jié)存儲(chǔ)面積縮小的同 時(shí)，也可以避免過(guò)擦除的問(wèn)題。
為了達(dá)到上述目的，本發(fā)明提出一種共享存儲(chǔ)單元的分柵式閃存，包括
半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；
溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；
存儲(chǔ)單元，位于所述溝道區(qū)上方；
字線，位于所述存儲(chǔ)單元上方； 第一選擇柵和第二選擇柵，分別位于所述字線和存儲(chǔ)單元兩側(cè)， 其中，所述存儲(chǔ)單元包括第一存儲(chǔ)部分和第二存儲(chǔ)部分，所述第一存儲(chǔ)部分鄰
近第一選擇柵，所述第二存儲(chǔ)部分鄰近第二選擇柵，所述存儲(chǔ)單元為納米晶存儲(chǔ)單元。 進(jìn)一步的，分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)
域和所述漏極區(qū)域施加第一存儲(chǔ)部分讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)部分讀取。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)部分讀取電壓分別為2.5V、 2V、 4V、 0V和1V，實(shí)現(xiàn)第一 存儲(chǔ)部分讀取。 進(jìn)一步的，分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)
域和所述漏極區(qū)域施加第二存儲(chǔ)部分讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)部分讀取。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和
所述漏極區(qū)域施加的第二存儲(chǔ)部分讀取電壓分別為2.5V、 4V、 2V、 1V和0V，實(shí)現(xiàn)第二
存儲(chǔ)部分讀取。 進(jìn)一步的，分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)
域和所述漏極區(qū)域施加第一存儲(chǔ)部分編程電壓，實(shí)現(xiàn)第一存儲(chǔ)部分編程。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和
所述漏極區(qū)域施加的第一存儲(chǔ)部分編程電壓分別為8V、 1.4V、 5V、 0V和4V，實(shí)現(xiàn)第一
存儲(chǔ)部分編程。 進(jìn)一步的，分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)
域和所述漏極區(qū)域施加第二存儲(chǔ)部分編程電壓，實(shí)現(xiàn)第二存儲(chǔ)部分編程。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和
所述漏極區(qū)域施加的第二存儲(chǔ)部分編程電壓分別為8V、 5V、 1.4V、 4V和0V，實(shí)現(xiàn)第二
存儲(chǔ)部分編程。 進(jìn)一步的，分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū) 域和所述漏極區(qū)域施加存存儲(chǔ)單元擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)部分和第二存儲(chǔ)部分擦除。
進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和 所述漏極區(qū)域施加的存存儲(chǔ)單元擦除電壓分別為-5V、 F、 F、 F和F，實(shí)現(xiàn)第一存儲(chǔ)部分 和第二存儲(chǔ)部分擦除。 本發(fā)明提出的共享存儲(chǔ)單元的分柵式閃存，由于其共用雙選擇柵的結(jié)構(gòu)可以實(shí) 現(xiàn)對(duì)納米晶局部進(jìn)行存儲(chǔ)，從而實(shí)現(xiàn)了單納米晶器件多字節(jié)存儲(chǔ)的功能，在實(shí)現(xiàn)單字節(jié) 存儲(chǔ)面積縮小的同時(shí)保持分柵式閃存不存在過(guò)擦除的優(yōu)點(diǎn)。


圖1所示為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存結(jié)構(gòu)示意圖。
式閃存的第一存儲(chǔ)位單元
式閃存的第二存儲(chǔ)位單元
式閃存的第一存儲(chǔ)位單元
式閃存的第二存儲(chǔ)位單元
式閃存的第一存儲(chǔ)位單元 和第二存儲(chǔ)位單元擦除示意圖。 圖2所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵 讀取示意圖。 圖3所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵 讀取示意圖。 圖4所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵 編程示意圖。 圖5所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵 編程示意圖。 圖6所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵
具體實(shí)施例方式
為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說(shuō)明如下。
本發(fā)明提出一種共享存儲(chǔ)單元的分柵式閃存，實(shí)現(xiàn)單字節(jié)存儲(chǔ)面積縮小的同 時(shí)，也可以避免過(guò)擦除的問(wèn)題。 請(qǐng)參考圖1，圖1所示為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存結(jié)構(gòu)示 意圖。本發(fā)明提出一種共享存儲(chǔ)單元的分柵式閃存，包括半導(dǎo)體襯底100，其上具有 間隔設(shè)置的源極區(qū)域110和漏極區(qū)域120;溝道區(qū)130，位于所述源極區(qū)域110和漏極區(qū) 域120之間；存儲(chǔ)單元200，位于所述溝道區(qū)130上方；字線300，位于所述存儲(chǔ)單元200 上方；第一選擇柵410和第二選擇柵420，分別位于所述字線300和存儲(chǔ)單元200兩側(cè)， 其中，所述存儲(chǔ)單元200包括第一存儲(chǔ)部分210和第二存儲(chǔ)部分220，所述第一存儲(chǔ)部分 210鄰近第一選擇柵410，所述第二存儲(chǔ)部分220鄰近第二選擇柵420。
傳統(tǒng)的存儲(chǔ)器都是采用多晶硅為存儲(chǔ)介質(zhì)，其采用與一般柵極相同的多晶硅， 因此能夠很好的與傳統(tǒng)工藝兼容，但由于其可導(dǎo)性，為確保存儲(chǔ)器件的數(shù)據(jù)保持力，必 須保證無(wú)任何氧化物缺陷，因此隧穿氧化物的厚度不能進(jìn)一步減薄( 一般要大于70A)， 這樣就不利于工作電壓的降低，從而導(dǎo)致器件尺寸的縮小受到限制，因而就出現(xiàn)了局域 化的存儲(chǔ)器氮化硅和納米晶，由于采用局域化分離電荷存儲(chǔ)，任何局部的氧化物缺陷 不會(huì)導(dǎo)致明顯的器件性能的漂移，因此可以在一定限度類減薄隧穿氧化物的厚度，從而 有利于器件尺寸的縮小。氮化硅與納米硅相比，由于在高溫下氮化硅中俘獲電子會(huì)發(fā)生 陷阱輔助躍遷(由于Si-N鍵的原因)，以氮化硅為存儲(chǔ)介質(zhì)的存儲(chǔ)器數(shù)據(jù)保持力可靠性受 到一定的局限性，同樣對(duì)納米硅來(lái)說(shuō)，其存在工藝比較復(fù)雜的弊端。
根據(jù)本發(fā)明較佳實(shí)施例，所述存儲(chǔ)單元200為納米晶存儲(chǔ)單元(Nanocrystals， NCS)，納米晶具有小的無(wú)定形態(tài)的硅晶粒，常溫下納米晶構(gòu)成的MOSFET存儲(chǔ)器具有低 壓、低功耗、體積小、高劑量和快速讀寫(xiě)等優(yōu)良特性。 本發(fā)明通過(guò)對(duì)字線300，第一選擇柵410、第二選擇柵420、源極區(qū)域110和漏極 區(qū)域120施加不同的工作電壓實(shí)現(xiàn)對(duì)兩個(gè)存儲(chǔ)部分210、 220的讀取、編程和擦除操作。
本發(fā)明較佳實(shí)施例中，溝道130內(nèi)有電流在源極區(qū)域110和漏極區(qū)域120之間流 動(dòng)，第一存儲(chǔ)部分210和第二存儲(chǔ)部分220有無(wú)電荷存儲(chǔ)會(huì)影響其下部溝道130內(nèi)電流大 小，當(dāng)?shù)谝淮鎯?chǔ)部分210和第二存儲(chǔ)部分220有電荷時(shí)，其下部溝道130內(nèi)電流很小，反 之當(dāng)?shù)谝淮鎯?chǔ)部分210和第二存儲(chǔ)部分220無(wú)電荷時(shí)，其下部溝道130內(nèi)電流很大，設(shè) 定第一存儲(chǔ)部分210和第二存儲(chǔ)部分220下部溝道130內(nèi)小電流狀態(tài)為"0"，設(shè)定第一 存儲(chǔ)部分210和第二存儲(chǔ)部分220下部溝道130內(nèi)大電流狀態(tài)為"1"，這樣第一存儲(chǔ)部 分210和第二存儲(chǔ)部分220有無(wú)電荷存儲(chǔ)的狀態(tài)可以作為區(qū)分存儲(chǔ)"0"或"1"信息狀 態(tài)，實(shí)現(xiàn)第一存儲(chǔ)部分210和第二存儲(chǔ)部分220信息存儲(chǔ)讀取的功能。
請(qǐng)參考圖2，圖2所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存的第 一存儲(chǔ)位單元讀取示意圖。本發(fā)明分別對(duì)所述字線300，第一選擇柵410、第二選擇柵 420、源極區(qū)域110和漏極區(qū)域120施加第一存儲(chǔ)部分讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)部分讀 取。 進(jìn)一步的，對(duì)所述字線300，第一選擇柵410、第二選擇柵420、源極區(qū)域110和 漏極區(qū)域120施加的第一存儲(chǔ)部分讀取電壓分別為2.5V、 2V、 4V、 OV和IV，實(shí)現(xiàn)第一存儲(chǔ)部分讀取。 本發(fā)明較佳實(shí)施例中，由于第二選擇柵420施加了較高電壓，使得漏極區(qū)域120 擴(kuò)散到第二存儲(chǔ)部分220下部的溝道130中，從而抵消了第二存儲(chǔ)部分220對(duì)溝道130中 電流的影響，僅能獲得第一存儲(chǔ)部分210下部的溝道130區(qū)域中電流變化情況，因此僅對(duì) 第一存儲(chǔ)部分210進(jìn)行讀取。 再請(qǐng)參考圖3，圖3所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存的 第二存儲(chǔ)位單元讀取示意圖。本發(fā)明分別對(duì)所述字線300，第一選擇柵410、第二選擇 柵420、源極區(qū)域110和漏極區(qū)域120施加第二存儲(chǔ)部分讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)部分讀 取。 進(jìn)一步的，對(duì)所述字線300，第一選擇柵410、第二選擇柵420、源極區(qū)域110和 漏極區(qū)域120施加的第二存儲(chǔ)部分讀取電壓分別為2.5V、 4V、 2V、 IV和0V，實(shí)現(xiàn)第二 存儲(chǔ)部分讀取。 本發(fā)明較佳實(shí)施例中，由于第一選擇柵410施加了較高電壓，使得源極區(qū)域110 擴(kuò)散到第一存儲(chǔ)部分210下部的溝道130中，從而抵消了第一存儲(chǔ)部分210對(duì)溝道130中 電流的影響，僅能獲得第二存儲(chǔ)部分220下部的溝道130區(qū)域中電流變化情況，因此僅對(duì) 第二存儲(chǔ)部分220進(jìn)行讀取。 當(dāng)源-漏極電壓足夠高，足以導(dǎo)致某些高能電子越過(guò)絕緣介電層，并進(jìn)入絕緣介 電層上的儲(chǔ)位單元，這種過(guò)程稱為熱電子注入。而所述絕緣介電層的成分為硅的氧化物 或者硅的氮化物，如二氧化硅或者氮化硅等材料，其位于半導(dǎo)體襯底100和存儲(chǔ)單元200 之間。 再請(qǐng)參考圖4，圖4所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存的 第一存儲(chǔ)位單元編程示意圖。本發(fā)明分別對(duì)所述字線300，第一選擇柵410、第二選擇 柵420、源極區(qū)域110和漏極區(qū)域120施加第一存儲(chǔ)部分編程電壓，實(shí)現(xiàn)第一存儲(chǔ)部分編 程。 進(jìn)一步的，對(duì)所述字線300，第一選擇柵410、第二選擇柵420、源極區(qū)域110和 漏極區(qū)域120施加的第一存儲(chǔ)部分編程電壓分別為8V、 1.4V、 5V、 0V和4V，實(shí)現(xiàn)第一 存儲(chǔ)部分編程。在本發(fā)明較佳實(shí)施例中，第一選擇柵410和字線300之間的溝道130建 立了強(qiáng)電場(chǎng)，該電場(chǎng)使得電子加速產(chǎn)生熱電子注入效應(yīng)而進(jìn)入第一存儲(chǔ)部分210中，實(shí) 現(xiàn)對(duì)第一存儲(chǔ)部分210的編程操作。 再請(qǐng)參考圖5，圖5所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存的 第二存儲(chǔ)位單元編程示意圖。本發(fā)明分別對(duì)所述字線、所述第一選擇柵、所述第二選 擇柵、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)部分編程電壓，實(shí)現(xiàn)第二存儲(chǔ)部分編 程。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和 所述漏極區(qū)域施加的第二存儲(chǔ)部分編程電壓分別為8V、 5V、 1.4V、 4V和0V，實(shí)現(xiàn)第二 存儲(chǔ)部分編程。在本發(fā)明較佳實(shí)施例中，第二選擇柵420和字線300之間的溝道130建 立了強(qiáng)電場(chǎng)，該電場(chǎng)使得電子加速產(chǎn)生熱電子注入效應(yīng)而進(jìn)入第二存儲(chǔ)部分220中，實(shí) 現(xiàn)對(duì)第二存儲(chǔ)部分220的編程操作。 請(qǐng)參考圖6，圖6所述為本發(fā)明較佳實(shí)施例的共享存儲(chǔ)單元的分柵式閃存的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元擦除示意圖。本發(fā)明分別對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加存存儲(chǔ)單元擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)部分和第二存儲(chǔ)部分擦除。 進(jìn)一步的，對(duì)所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的存存儲(chǔ)單元擦除電壓分別為-5V、 F、 F、 F和F，實(shí)現(xiàn)第一存儲(chǔ)部分和第二存儲(chǔ)部分擦除。其中，F(xiàn)為接地電壓。在該施加工作電壓條件下，存儲(chǔ)在第一存儲(chǔ)部分210和第二存儲(chǔ)部分220的電子在高電場(chǎng)下FN(Fowler-Nordheim)隧穿到半導(dǎo)體襯底100端，通過(guò)半導(dǎo)體襯底100端流走，實(shí)現(xiàn)第一存儲(chǔ)部分210和第二存儲(chǔ)部分220的擦除操作。 綜上所述，本發(fā)明提出的共享存儲(chǔ)單元的分柵式閃存，由于其共用雙選擇柵的
結(jié)構(gòu)可以實(shí)現(xiàn)對(duì)納米晶局部進(jìn)行存儲(chǔ)，從而實(shí)現(xiàn)了單納米晶器件多字節(jié)存儲(chǔ)的功能，在
實(shí)現(xiàn)單字節(jié)存儲(chǔ)面積縮小的同時(shí)保持分柵式閃存不存在過(guò)擦除的優(yōu)點(diǎn)。 雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬
技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)
飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
一種共享存儲(chǔ)單元的分柵式閃存，其特征在于，包括半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；存儲(chǔ)單元，位于所述溝道區(qū)上方；字線，位于所述存儲(chǔ)單元上方；第一選擇柵和第二選擇柵，分別位于所述字線和存儲(chǔ)單元兩側(cè)，其中，所述存儲(chǔ)單元包括第一存儲(chǔ)部分和第二存儲(chǔ)部分，所述第一存儲(chǔ)部分鄰近第一選擇柵，所述第二存儲(chǔ)部分鄰近第二選擇柵，所述存儲(chǔ)單元為納米晶存儲(chǔ)單元。
2. 根據(jù)權(quán)利要求1所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，分別對(duì)所述字 線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)部 分讀取電壓，實(shí)現(xiàn)第一存儲(chǔ)部分讀取。
3. 根據(jù)權(quán)利要求2所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，對(duì)所述字線、所 述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)部分讀 取電壓分別為2.5V、 2V、 4V、 0V和1V，實(shí)現(xiàn)第一存儲(chǔ)部分讀取。
4. 根據(jù)權(quán)利要求1所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，分別對(duì)所述字 線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)部 分讀取電壓，實(shí)現(xiàn)第二存儲(chǔ)部分讀取。
5. 根據(jù)權(quán)利要求4所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，對(duì)所述字線、所 述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)部分讀 取電壓分別為2.5V、 4V、 2V、 1V和0V，實(shí)現(xiàn)第二存儲(chǔ)部分讀取。
6. 根據(jù)權(quán)利要求1所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，分別對(duì)所述字 線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加第一存儲(chǔ)部 分編程電壓，實(shí)現(xiàn)第一存儲(chǔ)部分編程。
7. 根據(jù)權(quán)利要求6所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，對(duì)所述字線、所 述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的第一存儲(chǔ)部分編 程電壓分別為8V、 1.4V、 5V、 0V和4V，實(shí)現(xiàn)第一存儲(chǔ)部分編程。
8. 根據(jù)權(quán)利要求1所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，分別對(duì)所述字 線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加第二存儲(chǔ)部 分編程電壓，實(shí)現(xiàn)第二存儲(chǔ)部分編程。
9. 根據(jù)權(quán)利要求8所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，對(duì)所述字線、所 述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的第二存儲(chǔ)部分編 程電壓分別為8V、 5V、 1.4V、 4V和0V，實(shí)現(xiàn)第二存儲(chǔ)部分編程。
10. 根據(jù)權(quán)利要求1所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，分別對(duì)所述字 線、所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加存存儲(chǔ)單元 擦除電壓，實(shí)現(xiàn)第一存儲(chǔ)部分和第二存儲(chǔ)部分擦除。
11. 根據(jù)權(quán)利要求10所述的共享存儲(chǔ)單元的分柵式閃存，其特征在于，對(duì)所述字線、 所述第一選擇柵、所述第二選擇柵、所述源極區(qū)域和所述漏極區(qū)域施加的存存儲(chǔ)單元擦 除電壓分別為-5V、 F、 F、 F和F，實(shí)現(xiàn)第一存儲(chǔ)部分和第二存儲(chǔ)部分擦除。
全文摘要
本發(fā)明提出一種共享存儲(chǔ)單元的分柵式閃存，包括半導(dǎo)體襯底，其上具有間隔設(shè)置的源極區(qū)域和漏極區(qū)域；溝道區(qū)，位于所述源極區(qū)域和漏極區(qū)域之間；存儲(chǔ)單元，位于所述溝道區(qū)上方；字線，位于所述存儲(chǔ)單元上方；第一選擇柵和第二選擇柵，分別位于所述字線和存儲(chǔ)單元兩側(cè)，其中，所述存儲(chǔ)單元包括第一存儲(chǔ)部分和第二存儲(chǔ)部分，所述第一存儲(chǔ)部分鄰近第一選擇柵，所述第二存儲(chǔ)部分鄰近第二選擇柵，所述存儲(chǔ)單元為納米晶存儲(chǔ)單元。本發(fā)明提出的共享存儲(chǔ)單元的分柵式閃存，實(shí)現(xiàn)單字節(jié)存儲(chǔ)面積縮小的同時(shí)，也可以避免過(guò)擦除的問(wèn)題。
文檔編號(hào)G11C16/02GK101692452SQ200910197120
公開(kāi)日2010年4月7日 申請(qǐng)日期2009年10月13日 優(yōu)先權(quán)日2009年10月13日
發(fā)明者曹子貴 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司