本發(fā)明涉及閃存存儲(chǔ)器領(lǐng)域，更具體地說，涉及一種化學(xué)機(jī)械研磨方法。

背景技術(shù)：

NAND閃存是一種比硬盤驅(qū)動(dòng)器更好的存儲(chǔ)設(shè)備，隨著人們追求功耗低、質(zhì)量輕和性能佳的非易失存儲(chǔ)產(chǎn)品，在電子產(chǎn)品中得到了廣泛的應(yīng)用。目前，平面結(jié)構(gòu)的NAND閃存已近實(shí)際擴(kuò)展的極限，為了進(jìn)一步的提高存儲(chǔ)容量，降低每比特的存儲(chǔ)成本，提出了3D結(jié)構(gòu)的NAND存儲(chǔ)器。

在3D NAND存儲(chǔ)器結(jié)構(gòu)中，采用垂直堆疊多層數(shù)據(jù)存儲(chǔ)單元的方式，實(shí)現(xiàn)堆疊式的3DNAND存儲(chǔ)器結(jié)構(gòu)，這些垂直堆疊的多層數(shù)據(jù)存儲(chǔ)單元稱之為臺(tái)階。然而在制作臺(tái)階的過程中，在臺(tái)階形成之后，臺(tái)階的最上層與最下層會(huì)形成一個(gè)很大的臺(tái)階高度差，通常，需要用SiO₂對(duì)其填充，再用CMP(化學(xué)機(jī)械研磨)方法對(duì)其磨平。

具體的，如圖1和圖2所示，在沉積完氧化層SiO₂后，在Core存儲(chǔ)區(qū)采用一道Litho加Etch的工藝，形成一個(gè)切口，然后在對(duì)整個(gè)wafer進(jìn)行CMP磨平。然而發(fā)明人發(fā)現(xiàn)，由于CMP工藝穩(wěn)定性不好，存儲(chǔ)區(qū)常常會(huì)受到凹陷缺陷的影響，結(jié)構(gòu)受到破壞，如圖3所示，這會(huì)直接影響后續(xù)CH(channel hole，溝道工藝)，GL(gate line，柵控制線工藝)、CT(contact，連接孔工藝)以及BEOL(后端金屬連線工藝)的均勻性。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種化學(xué)機(jī)械研磨方法，提高三維存儲(chǔ)器整體工藝均勻性，提高良率。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種化學(xué)機(jī)械研磨方法，應(yīng)用于三維存儲(chǔ)器，所述三維存儲(chǔ)器包括沿字線方向連續(xù)排布的外圍電路區(qū)域以及存儲(chǔ)區(qū)域，所述外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域均沉積有氧化層，該方法包括：

對(duì)所述外圍電路區(qū)域進(jìn)行第一道刻蝕，使得所述外圍電路區(qū)域的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度相同；

在所述三維存儲(chǔ)器的氧化層上形成阻擋層；

對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；

對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；

去除所述三維存儲(chǔ)器中剩余的所述阻擋層。

優(yōu)選的，所述阻擋層的材質(zhì)為SiN。

優(yōu)選的，所述阻擋層的材質(zhì)為SiON。

優(yōu)選的，所述阻擋層的厚度為500-1200A。

優(yōu)選的，所述對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度，包括：

對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度的差值為第一預(yù)設(shè)高度值。

優(yōu)選的，所述第一預(yù)設(shè)高度值為0.5um-2um。

一種三維存儲(chǔ)器件，基于上述的化學(xué)機(jī)械研磨方法形成，包括：

基底；

所述基底上的堆疊層，所述堆疊層包括沿字線方向連續(xù)排布的外圍電路區(qū)域以及存儲(chǔ)區(qū)域；

其中，所述外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域均沉積有氧化層，且經(jīng)過所述化學(xué)機(jī)械研磨方法，使得所述三維存儲(chǔ)器件的氧化層高度與所述存儲(chǔ)區(qū)域的臺(tái)階的最高高度相同。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點(diǎn)：

本方案提供的化學(xué)機(jī)械研磨方法，首先在三維存儲(chǔ)器的外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域沉積氧化層后，對(duì)所述外圍電路區(qū)域進(jìn)行第一道刻蝕，使得所述外圍電路區(qū)域的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度相同；并在所述三維存儲(chǔ)器的氧化層上形成阻擋層；然后，對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；最后，對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；然后再去除所述三維存儲(chǔ)器中剩余的所述阻擋層?？梢?，本方案通過在氧化層的表面形成阻擋層，且，由于阻擋層的去除速度要比氧化層的去除速度慢，因此增加的阻擋層可以保護(hù)存儲(chǔ)區(qū)域的結(jié)構(gòu)，避免現(xiàn)有技術(shù)中由于Dishing defect的影響，提高三維存儲(chǔ)器整體工藝均勻性，提高良率。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖2為采用現(xiàn)有工藝對(duì)三維存儲(chǔ)器進(jìn)行CMP的過程中某一步驟時(shí)三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖3為采用現(xiàn)有工藝對(duì)三維存儲(chǔ)器進(jìn)行CMP后的三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種化學(xué)機(jī)械研磨方法的流程圖；

圖5為采用本發(fā)明提供的CMP方法對(duì)三維存儲(chǔ)器進(jìn)行CMP的過程中某一步驟時(shí)三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖6為采用本發(fā)明提供的CMP方法對(duì)三維存儲(chǔ)器進(jìn)行CMP的過程中某一步驟時(shí)三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖7為采用本發(fā)明提供的CMP方法對(duì)三維存儲(chǔ)器進(jìn)行CMP的過程中某一步驟時(shí)三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖8為采用本發(fā)明提供的CMP方法對(duì)三維存儲(chǔ)器進(jìn)行CMP的過程中某一步驟時(shí)三維存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖9為采用本發(fā)明提供的CMP方法對(duì)三維存儲(chǔ)器進(jìn)行CMP后的三維存儲(chǔ)器的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本方案提供的化學(xué)機(jī)械研磨方法，首先在三維存儲(chǔ)器的外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域沉積氧化層后，對(duì)所述外圍電路區(qū)域進(jìn)行第一道刻蝕，使得所述外圍電路區(qū)域的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度相同；并在所述三維存儲(chǔ)器的氧化層上形成阻擋層；然后，對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；最后，對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；然后再去除所述三維存儲(chǔ)器中剩余的所述阻擋層。可見，本方案通過在氧化層的表面形成阻擋層，且，由于阻擋層的去除速度要比氧化層的去除速度要慢很多，因此增加的阻擋層可以保護(hù)存儲(chǔ)區(qū)域的結(jié)構(gòu)，避免現(xiàn)有技術(shù)中由于Dishing defect的影響，提高三維存儲(chǔ)器整體工藝均勻性，提高良率。

請(qǐng)參閱圖4，為本實(shí)施例提供的一種化學(xué)機(jī)械研磨方法的流程示意圖，其中，該CMP方法應(yīng)用于三維存儲(chǔ)器，如圖1所示，所述三維存儲(chǔ)器包括沿字線方向連續(xù)排布的外圍電路區(qū)域Periphery以及存儲(chǔ)區(qū)域Core，所述外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域均沉積有氧化層SiO2，該方法包括步驟：

S1、對(duì)所述外圍電路區(qū)域進(jìn)行第一道刻蝕，使得所述外圍電路區(qū)域的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度相同；

S2、在所述三維存儲(chǔ)器的氧化層上形成阻擋層；

S3、對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；

S4、對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；

S5、去除所述三維存儲(chǔ)器中剩余的所述阻擋層。

具體的，結(jié)合圖5-圖9，對(duì)本CMP方法的每個(gè)步驟進(jìn)行說明，如下：

首先，如圖5所示，對(duì)所述外圍電路區(qū)域Periphery進(jìn)行第一道刻蝕，如CPL1PH etch，使得所述外圍電路區(qū)域的氧化層101的最低高度H1與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度H2相同，即，etch深度取決于core的step height，CPL1etch之后periphery上的最低氧化層高度要與core中臺(tái)階的最高位置平齊。

然后，如圖6所示，在所述三維存儲(chǔ)器的氧化層上形成阻擋層，需要說明的是，在本實(shí)施例中，是在CPL1etch之后長(zhǎng)一層1200A SiN做為CMP阻擋層，其中，阻擋層的材質(zhì)可以為SiN或SiON，且所述阻擋層的厚度優(yōu)選為500-1200A。因?yàn)榘l(fā)明人考慮到阻擋層的厚度不能太厚也不能太薄，因?yàn)樘?，SiN太多，CMP磨不動(dòng)。也不能太薄，比如說400A，有的地方可能只長(zhǎng)了300A，如果CMP磨掉了350ASiN,那么這個(gè)只長(zhǎng)了300A的位置結(jié)構(gòu)會(huì)被破壞。因此，本實(shí)施例中最優(yōu)選用阻擋層的厚度在500-1200A。

之后，如圖7所示，對(duì)所述存儲(chǔ)區(qū)域core進(jìn)行第二道刻蝕，如，做CPL2Photo與Etch，去除core區(qū)大部分的氧化硅，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度H3高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度H2。

需要說明的是，在本實(shí)施例中，所述對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度，具體為：對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度的差值為第一預(yù)設(shè)高度值。所述第一預(yù)設(shè)高度值為0.5um-2um。即，圖7中，H3-H2＝第一預(yù)設(shè)高度值。

再然后，如圖8所示，對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度，即做ILDC CMP,停止在Core區(qū)本身的SIN阻擋層以及Periphery區(qū)的SIN阻擋層。

最后，如圖9所示，去除所述三維存儲(chǔ)器中剩余的所述阻擋層，即去除Core區(qū)以及Periphery區(qū)SIN阻擋層。

綜上可知，本方案通過在氧化層的表面形成阻擋層，且，由于阻擋層的去除速度要比氧化層的去除速度要慢很多，因此增加的阻擋層可以保護(hù)存儲(chǔ)區(qū)域的結(jié)構(gòu)，避免現(xiàn)有技術(shù)中由于Dishing defect的影響，提高三維存儲(chǔ)器整體工藝均勻性，提高良率。

在上述實(shí)施例的基礎(chǔ)上，本實(shí)施例還提供了一種三維存儲(chǔ)器件，該器件通過上述的化學(xué)機(jī)械研磨方法形成，該存儲(chǔ)器件包括：

基底；

所述基底上的堆疊層，所述堆疊層包括沿字線方向連續(xù)排布的外圍電路區(qū)域以及存儲(chǔ)區(qū)域；

其中，所述外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域均沉積有氧化層，且經(jīng)過所述化學(xué)機(jī)械研磨方法，使得所述三維存儲(chǔ)器件的氧化層高度與所述存儲(chǔ)區(qū)域的臺(tái)階的最高高度相同。

綜上所述，本方案提供的化學(xué)機(jī)械研磨方法，首先在三維存儲(chǔ)器的外圍電路區(qū)域以及所述存儲(chǔ)區(qū)域沉積氧化層后，對(duì)所述外圍電路區(qū)域進(jìn)行第一道刻蝕，使得所述外圍電路區(qū)域的氧化層的最低高度與所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度相同；并在所述三維存儲(chǔ)器的氧化層上形成阻擋層；然后，對(duì)所述存儲(chǔ)區(qū)域進(jìn)行第二道刻蝕，使得所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度高于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；最后，對(duì)所述三維存儲(chǔ)器的阻擋層以及氧化層同時(shí)進(jìn)行化學(xué)機(jī)械研磨，直至所述存儲(chǔ)區(qū)域中臺(tái)階區(qū)域所對(duì)應(yīng)的氧化層的最低高度等于所述存儲(chǔ)器區(qū)域中臺(tái)階的最高高度；然后再去除所述三維存儲(chǔ)器中剩余的所述阻擋層?？梢姡痉桨冈谘趸瘜拥谋砻嫘纬勺钃鯇?，且，阻擋層的去除速度要比氧化層的去除速度慢，因此增加的阻擋層可以保護(hù)存儲(chǔ)區(qū)域的結(jié)構(gòu)，避免現(xiàn)有技術(shù)中由于Dishing defect的影響，提高三維存儲(chǔ)器整體工藝均勻性，提高良率。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來(lái)說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。