專利名稱：一種存儲器訪問裝置及其程序執(zhí)行方法
技術(shù)領(lǐng)域：
本發(fā)明涉及嵌入式集成電路設(shè)計(jì)領(lǐng)域，特別是一種存儲器訪問裝置及其程序執(zhí)行 方法。
背景技術(shù)：
在嵌入式系統(tǒng)中，存儲器的類型決定整個嵌入式系統(tǒng)的操作和性能，因此存儲器 的選擇顯的尤為重要。嵌入式系統(tǒng)的存儲器一般分為內(nèi)部存儲器和外部存儲器，外部存儲 器多數(shù)情況下為非易失存儲器。非易失存儲器，通常有兩種類型，一種是并行非易失存儲 器，另一種是串行非易失存儲器。使用并行非易失存儲器，系統(tǒng)中的程序可以直接在并行非 易失存儲器中運(yùn)行，大大節(jié)省隨機(jī)存儲器(RAM)空間，但其缺點(diǎn)是芯片引腳很多，印刷電路 板布線復(fù)雜，面積大，導(dǎo)致成本高。而選擇串行非易失存儲器，可以減少芯片的引腳，而且印 刷電路板布線簡單，面積小，但串行非易失存儲器的讀寫，需要軟件參與讀命令發(fā)送等復(fù)雜 操作，程序不可以直接在串行非易失存儲器中執(zhí)行，故使用串行非易失存儲器的嵌入式系 統(tǒng)，需要把串行非易失存儲器中的程序搬運(yùn)到隨機(jī)存儲器(RAM)中后再運(yùn)行。這樣必然需 要耗費(fèi)更多隨機(jī)存儲器(RAM)空間，使成本上升。

發(fā)明內(nèi)容
針對上述技術(shù)缺陷，本發(fā)明旨在提供一種存儲器訪問裝置及其程序執(zhí)行方法，使 嵌入式系統(tǒng)中的程序可以直接在串行非易失存儲器中執(zhí)行，而無需被搬運(yùn)到隨機(jī)存儲器 (RAM)中執(zhí)行，以減少芯片引腳，簡化印刷電路板布線，減小面積，同時又不增加隨機(jī)存儲器 (RAM)空間。一種存儲器訪問裝置，包括串行非易失存儲器讀模塊、串行總線選擇器和串行非 易失存儲器控制器。串行非易失存儲器讀模塊通過第一片上系統(tǒng)總線與片上系統(tǒng)總線控制器相連，并 通過第一串行總線與串行總線選擇器相連；串行非易失存儲器控制器通過第二片上系統(tǒng)總 線與片上系統(tǒng)總線控制器相連，并且通過第二串行總線與串行總線選擇器相連；串行總線 選擇器通過第三串行總線與串行非易失存儲器相連。當(dāng)需要對串行非易失存儲器進(jìn)行寫操作時，在CPU的控制下，將串行總線選擇器 和串行非易失存儲器控制器之間的第二串行總線與串行總線選擇器和串行非易失存儲器 之間的第三串行總線連通。在不進(jìn)行寫操作時，將串行總線選擇器和串行非易失存儲器讀 模塊之間的第一串行總線與串行總線選擇器和串行非易失存儲器之間的第三串行總線連
ο所述串行非易失存儲器控制器，根據(jù)串行非易失存儲器的時序，將其寄存器內(nèi)的 命令、地址、數(shù)據(jù)等，通過第二串行總線和第三串行總線發(fā)送給串行非易失存儲器。串行非 易失存儲器控制器內(nèi)部的寄存器全部由CPU配置，可以對串行非易失存儲器進(jìn)行寫入、擦 除等操作。
所述串行非易失存儲器讀模塊，包括串行非易失存儲器讀命令產(chǎn)生模塊、并串轉(zhuǎn) 換模塊、串并轉(zhuǎn)換模塊以及配置控制模塊。其中，串行非易失存儲器讀命令產(chǎn)生模塊與第一片上系統(tǒng)總線相連；并串轉(zhuǎn)換模 塊輸入端連接串行非易失存儲器讀命令產(chǎn)生模塊，輸出端與第一串行總線相連；串并轉(zhuǎn)換 模塊輸入端連接第一串行總線，輸出端與第一片上系統(tǒng)總線相連；配置控制模塊分別與非 易失存儲器讀命令產(chǎn)生模塊、并串轉(zhuǎn)換模塊、串并轉(zhuǎn)換模塊相連。串行非易失存儲器讀命令產(chǎn)生模塊根據(jù)串行非易失存儲器的讀取協(xié)議，生成并行 命令地址包。并串轉(zhuǎn)換模塊將并行命令地址包，轉(zhuǎn)換成符合第一串行總線時序要求的串行數(shù)命 令地址包。串并轉(zhuǎn)換模塊根據(jù)第一串行總線的時序，將串行的數(shù)據(jù)，轉(zhuǎn)換成并行的數(shù)據(jù)。配置控制模塊功能包括配置讀命令和時鐘頻率等，同時控制地址/命令發(fā)送周 期、串并轉(zhuǎn)換周期等。作為優(yōu)選，串行非易失存儲器讀模塊還包括高速緩沖存儲器，位于串行非易失存 儲器讀命令產(chǎn)生模塊、串并轉(zhuǎn)換模塊和第一片上系統(tǒng)總線之間，高速緩沖存儲器(cache) 只有讀功能，不響應(yīng)任何寫請求，其作用是加快附近地址的數(shù)據(jù)讀取速度。一種存儲器訪問裝置的程序執(zhí)行方法，其工作步驟如下1)讀操作a.當(dāng)系統(tǒng)對串行非易失存儲器進(jìn)行讀操作時，串行總線選擇器在CPU的控制下， 將串行總線選擇器和串行非易失存儲器讀模塊之間的第一串行總線與串行總線選擇器和 串行非易失存儲器之間的第三串行總線連通；b.片上系統(tǒng)總線控制器通過第一片上系統(tǒng)總線向串行非易失存儲器讀模塊發(fā)送 地址和讀請求；c.串行非易失存儲器讀模塊中的串行非易失存儲器讀命令產(chǎn)生模塊接收到地址 和讀請求信號后，根據(jù)串行非易失存儲器的讀取協(xié)議，生成并行命令地址包，發(fā)送給并串轉(zhuǎn) 換模塊；d.并串轉(zhuǎn)換模塊把接收到的并行命令地址包轉(zhuǎn)換為符合第一串行總線時序的串 行命令地址包，再通過第三串行總線傳輸?shù)酱蟹且资Т鎯ζ鳎籩.當(dāng)并串轉(zhuǎn)換模塊輸出串行命令地址包到達(dá)配置控制模塊設(shè)定周期后，串行非易 失存儲器開始輸出數(shù)據(jù)；f.串行非易失存儲器輸出的數(shù)據(jù)經(jīng)過第三串行總線和第一串行總線到達(dá)串并轉(zhuǎn) 換模塊，串并轉(zhuǎn)換模塊將輸入的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，再通過第一片上系統(tǒng)總線到達(dá) 片上系統(tǒng)總線控制器。2)寫操作a.當(dāng)系統(tǒng)對串行非易失存儲器進(jìn)行寫操作時，串行總線選擇器在CPU的控制下， 將串行總線選擇器和串行非易失存儲器控制器之間的第二串行總線與串行總線選擇器和 串行非易失存儲器之間的第三串行總線連通；b.將寫命令置入串行非易失存儲器控制器內(nèi)部寄存器；c.啟動串行非易失存儲器控制器，寄存器內(nèi)的寫命令通過第二串行總線和第三串行總線，傳送至串行非易失存儲器；d.將所要寫入的地址置入串行非易失存儲器控制器的寄存器中，再次啟動串行非 易失存儲器控制器，寄存器內(nèi)的地址通過第二串行總線和第三串行總線，傳送至串行非易 失存儲器；e.將所要寫入的數(shù)據(jù)置入串行非易失存儲器控制器的寄存器中，再次啟動串行非 易失存儲器控制器，寄存器內(nèi)的數(shù)據(jù)通過第二串行總線和第三串行總線，傳送至串行非易 失存儲器。上述的一種存儲器訪問裝置的程序執(zhí)行方法，還可進(jìn)一步包括讀操作時，片上系 統(tǒng)總線控制器通過第一片上系統(tǒng)總線向串行非易失存儲器讀模塊發(fā)送的地址和讀請求，首 先到達(dá)串行非易失存儲器讀模塊中的高速緩沖存儲器，查詢地址中的數(shù)據(jù)是否已存儲在高 速緩沖存儲器中；若是，則直接將數(shù)據(jù)通過第一片上系統(tǒng)總線傳輸給片上系統(tǒng)總線控制器； 若不是，高速緩沖存儲器再將地址和讀請求信號發(fā)送給串行非易失存儲器讀命令產(chǎn)生模 塊。CPU從串行非易失存儲器中讀取數(shù)據(jù)后，同時將所讀的并行數(shù)據(jù)更新至高速緩沖存儲器 中。本發(fā)明的有益效果是通過上述存儲器訪問裝置，CPU可以快速對串行非易失存 儲器內(nèi)的程序進(jìn)行讀操作，無需再搬運(yùn)到隨機(jī)存儲器(RAM)中執(zhí)行，可以節(jié)省大量隨機(jī)存 儲器(RAM)的空間；同時也不失對串行非易失存儲器的寫功能；此外，串行存儲器引腳較 少，在進(jìn)行電路設(shè)計(jì)時，可以簡化印刷電路板布線，減小面積，降低成本；本發(fā)明還采用高速 緩沖存儲器，可以加快串行存儲器讀取數(shù)據(jù)的速度，使整個嵌入式系統(tǒng)在運(yùn)行過程中更加 流暢。


圖1為存儲器訪問裝置及外圍模塊結(jié)構(gòu)示意2為串行非易失存儲器讀模塊結(jié)構(gòu)示意圖
具體實(shí)施例方式如圖1所示，一種存儲器訪問裝置，包括串行非易失存儲器讀模塊200、串行總線 選擇器300和串行非易失存儲器控制器500。其中，串行非易失存儲器讀模塊200通過第一片上系統(tǒng)總線110與片上系統(tǒng)總線 控制器100相連，并通過第一串行總線210與串行總線選擇器300相連；串行非易失存儲器 控制器500通過第二片上系統(tǒng)總線120與片上系統(tǒng)總線控制器100相連，并且通過第二串 行總線510與串行總線選擇器300相連；串行總線選擇器300通過第三串行總線310與串 行非易失存儲器400相連。當(dāng)需要對串行非易失存儲器400進(jìn)行寫操作時，在CPTOOO的控制下，串行總線選 擇器300將第二串行總線510和第三串行總線310導(dǎo)通，將串行非易失存儲器400和串行 非易失存儲器控制器500相連。在不進(jìn)行寫操作時，串行總線選擇器300將第一串行總線 210和第三串行總線310導(dǎo)通，將串行非易失存儲器400和串行非易失存儲器讀模塊210連接。所述串行非易失存儲器控制器500，根據(jù)串行非易失存儲器400的時序，將其寄存器內(nèi)的命令、地址、數(shù)據(jù)等，通過第二串行總線510和第三串行總線310發(fā)送給串行非易失 存儲器400。串行非易失存儲器控制器400內(nèi)部的寄存器全部由系統(tǒng)軟件配置，可以對串行 非易失存儲器進(jìn)行任意擦除、寫入等操作。如圖2所示，串行非易失存儲器讀模塊200，包括高速緩沖存儲器201、串行非易失 存儲器讀命令產(chǎn)生模塊202、并串轉(zhuǎn)換模塊203、串并轉(zhuǎn)換模塊204以及配置控制模塊205。其中，高速緩沖存儲器201與第一片上系統(tǒng)總線110相連，并依次連接串行非易失 存儲器讀命令產(chǎn)生模塊202、并串轉(zhuǎn)換模塊203 ；串并轉(zhuǎn)換模塊204的輸出通過高速緩沖存 儲器201與第一片上系統(tǒng)總線110相連；配置控制模塊205分別與高速緩沖存儲器201、非 易失存儲器讀命令產(chǎn)生模塊202、并串轉(zhuǎn)換模塊203、串并轉(zhuǎn)換模塊204相連。串行非易失存儲器讀命令產(chǎn)生模塊202根據(jù)串行非易失存儲器400的讀取協(xié)議， 生成并行命令地址包。并串轉(zhuǎn)換模塊203將并行命令地址包，轉(zhuǎn)換成符合第一串行總線210時序要求的 串行數(shù)命令地址包。串并轉(zhuǎn)換模塊204根據(jù)第一串行總線210的時序，將串行的數(shù)據(jù)，轉(zhuǎn)換成并行的數(shù)據(jù)。配置控制模塊205功能包括配置讀命令和時鐘頻率等，同時控制地址/命令發(fā)送 周期、串并轉(zhuǎn)換周期等。在本實(shí)施例中，上述串行總線選擇器300為SPI總線選擇器，串行非易失存儲器 400為SPI Flash ；第一片上系統(tǒng)總線110和第二片上系統(tǒng)總線120選用AHB總線；第一串 行總線210、第二串行總線510和第三串行總線310為SPI總線。以下為基于SPI存儲器訪問裝置的一種存儲器訪問裝置的程序執(zhí)行方法1)讀操作a.當(dāng)系統(tǒng)需要對串行非易失存儲器400中0x00200100地址讀取一條32位的指令 時，串行總線選擇器300在CPTOOO的控制下，將第一串行總線210和第三串行總線310導(dǎo) 通；b.片上系統(tǒng)總控制器100經(jīng)地址譯碼后，通過第一片上系統(tǒng)總線110將地址和讀 請求發(fā)送給串行非易失存儲器讀模塊200 ；c.串行非易失存儲器讀模塊200中的高速緩沖存儲器201查詢上述地址 0x00200100中的數(shù)據(jù)是否已存儲在高速緩沖存儲器201中，若是，則直接通過第一片上系 統(tǒng)總線110將數(shù)據(jù)傳輸給片上系統(tǒng)總線控制器100 ；d.若不是，高速緩沖存儲器201向串行非易失存儲器讀命令產(chǎn)生模塊202發(fā)送從 地址0x00200100讀取數(shù)據(jù)的請求信號；e.串行非易失存儲器讀命令產(chǎn)生模塊202接收到讀請求信號后，根據(jù)串行非易失 存儲器400的讀取協(xié)議，生成并行命令地址包即讀取令OxEB和地址0x00200100，發(fā)送給 并串轉(zhuǎn)換模塊203;f.并串轉(zhuǎn)換模塊203把接收到的并行命令地址包轉(zhuǎn)換為符合第一串行總線210時 序的串行命令地址包，再通過第一串行總線210和第三串行總線310傳輸?shù)酱蟹且资Т?儲器400 ；g.當(dāng)并串轉(zhuǎn)換模塊203輸出串行命令地址包達(dá)到配置控制模塊205設(shè)定周期后，串行非易失存儲器400開始輸出數(shù)據(jù)；h.串行非易失存儲器400輸出的數(shù)據(jù)經(jīng)過第三串行總線310和第一串行總線210 到達(dá)串并轉(zhuǎn)換模塊204，串并轉(zhuǎn)換模塊204將輸入的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，再通過第一 片上系統(tǒng)總線110到達(dá)片上系統(tǒng)總線控制器100，同時將該并行數(shù)據(jù)更新至高速緩沖存儲 器201中；i. CPU600通過片上系統(tǒng)總線控制器100，取得0x00200100地址中的32位數(shù)據(jù)，結(jié) 束本次讀操作。2)寫操作a.當(dāng)系統(tǒng)需要對串行非易失存儲器400中0x00200200地址寫入一組32位數(shù)據(jù) 時，串行總線控制選擇器300在CPTOOO的控制下，將第二串行總線510和第三串行總線310 導(dǎo)通；b.將寫命令0x02置入串行非易失存儲器控制器500配置寄存器；c.啟動串行非易失存儲器控制器500，將已置入寄存器內(nèi)的寫命令通過第二串行 總線510和第三串行總線310傳送至串行非易失存儲器400 ；d.將地址0x00200200置入串行非易失存儲器控制器500的寄存器中，再次啟動 串行非易失存儲器控制器500，寄存器內(nèi)的地址0x00200200被傳送至串行非易失存儲器 400 ；e.將需要寫入的一組32位數(shù)據(jù)置入串行非易失存儲器控制器500的寄存器中，再 次啟動串行非易失存儲器控制器500，寄存器內(nèi)的數(shù)據(jù)被傳送至串行非易失存儲器400。
權(quán)利要求
一種存儲器訪問裝置，其特征在于包括串行非易失存儲器讀模塊(200)、串行總線選擇器(300)和串行非易失存儲器控制器(500)。
2.如權(quán)利要求1所述的一種存儲器訪問裝置，其特征在于串行非易失存儲器讀模塊 (200)通過第一片上系統(tǒng)總線(110)與片上系統(tǒng)總線控制器(100)相連，并通過第一串行總 線(210)與串行總線選擇器(300)相連；串行非易失存儲器控制器(500)通過第二片上系 統(tǒng)總線(120)與片上系統(tǒng)總線控制器(100)相連，并通過第二串行總線(510)與串行總線 選擇器(300)相連；串行總線選擇器(300)通過第三串行總線(310)與串行非易失存儲器 (400)相連。
3.如權(quán)利要求1所述的一種存儲器訪問裝置，其特征在于，所述串行非易失存儲器控 制器(500)，根據(jù)串行非易失存儲器(400)的時序，將其寄存器內(nèi)的命令、地址、數(shù)據(jù)，通過 第二串行總線(510)和第三串行總線(310)發(fā)送給串行非易失存儲器(400)，串行非易失存 儲器控制器(500)內(nèi)部的寄存器全部由CPU(600)配置，可以對串行非易失存儲器(400)進(jìn) 行寫入、擦除操作。
4.如權(quán)利要求1所述的一種存儲器訪問裝置，其特征在于所述串行非易失存儲器讀 模塊(200)包括串行非易失存儲器讀命令產(chǎn)生模塊(202)、并串轉(zhuǎn)換模塊(203)、串并轉(zhuǎn)換 模塊(204)以及配置控制模塊(205)；其中，串行非易失存儲器讀命令產(chǎn)生模塊(202)與第 一片上系統(tǒng)總線(110)相連；并串轉(zhuǎn)換模塊(203)輸入端連接串行非易失存儲器讀命令產(chǎn) 生模塊(202)，輸出端與第一串行總線(210)相連；串并轉(zhuǎn)換模塊(204)輸入端連接第一串 行總線(210)，輸出端與第一片上系統(tǒng)總線(110)相連；配置控制模塊(205)分別與高速緩 沖存儲器(201)、非易失存儲器讀命令產(chǎn)生模塊(202)、并串轉(zhuǎn)換模塊(203)、串并轉(zhuǎn)換模塊 (204)相連。
5.如權(quán)利要求1或4所述的一種存儲器訪問裝置，其特征在于串行非易失存儲器讀命令產(chǎn)生模塊(202)根據(jù)串行非易失存儲器(400)的讀取協(xié)議， 生成并行命令地址包；并串轉(zhuǎn)換模塊(203)將并行的命令地址包，轉(zhuǎn)換成符合第一串行總線(210)時序要求 的串行命令地址包；串并轉(zhuǎn)換模塊(204)根據(jù)第一串行總線(210)的時序，將串行的數(shù)據(jù)，轉(zhuǎn)換成并行的數(shù)據(jù)；配置控制模塊(205)功能包括配置讀命令和時鐘頻率，同時也控制地址/命令發(fā)送周 期、串并轉(zhuǎn)換周期。
6.如權(quán)利要求1或4所述的一種存儲器訪問裝置，其特征在于，所述串行非易失存儲器 讀模塊(200)還包括高速緩沖存儲器(201)，其一端連接串行非易失存儲器讀命令產(chǎn)生模 塊(202)和串并轉(zhuǎn)換模塊(204)，另一端連接第一片上系統(tǒng)總線(110)。
7.如權(quán)利要求1或2所述的一種存儲器訪問裝置，其特征在于，所述串行總線選擇器 (300)分別通過第一串行總線(210)和第二串行總線(510)與串行非易失存儲器讀模塊 (200)和串行非易失存儲器控制器(500)相連，當(dāng)需要對串行非易失存儲器(400)進(jìn)行寫操 作時，串行總線選擇器(300)在CPU(600)的控制下，將第二串行總線(510)和第三串行總 線(310)導(dǎo)通，在不進(jìn)行寫操作時，串行總線選擇器(300)將第一串行總線(210)和第三串 行總線(310)導(dǎo)通。
8.一種存儲器訪問裝置的程序執(zhí)行方法，其特征在于，程序執(zhí)行步驟包括1)讀操作a.當(dāng)系統(tǒng)對串行非易失存儲器(400)進(jìn)行讀操作時，串行總線選擇器(300)在 CPU(BOO)的控制下，將連接串行非易失存儲器(400)的第三串行總線(310)和連接串行非 易失存儲器讀模塊(200)的第一串行總線(210)導(dǎo)通；b.片上系統(tǒng)總線控制器(100)通過第一片上系統(tǒng)總線(110)向串行非易失存儲器讀模 塊(200)發(fā)送地址和讀請求；c.串行非易失存儲器讀模塊(200)內(nèi)的串行非易失存儲器讀命令產(chǎn)生模塊(202)接收 到地址和讀請求信號后，根據(jù)串行非易失存儲器(400)的讀取協(xié)議，生成并行命令地址包， 發(fā)送給并串轉(zhuǎn)換模塊(203)；d.并串轉(zhuǎn)換模塊(203)把接收到的并行命令地址包轉(zhuǎn)換為符合第一串行總線(210)時 序的串行命令地址包，再通過第三串行總線(310)傳輸?shù)酱蟹且资Т鎯ζ?400)；e.當(dāng)并串轉(zhuǎn)換模塊(203)輸出串行命令地址包達(dá)到配置控制模塊(205)設(shè)定周期后， 串行非易失存儲器(400)開始輸出數(shù)據(jù)；f.串行非易失存儲器(400)輸出的數(shù)據(jù)經(jīng)過第三串行總線(310)和第一串行總線 (210)到達(dá)串并轉(zhuǎn)換模塊(204)，串并轉(zhuǎn)換模塊(204)將輸入的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)， 再通過第一片上系統(tǒng)總線(110)到達(dá)片上系統(tǒng)總線控制器(100)；2)寫操作a.當(dāng)系統(tǒng)對串行非易失存儲器(400)進(jìn)行寫操作時，串行總線選擇器(300)在 CPU(600)的控制下，將第三串行總線(310)和第二串行總線(510)導(dǎo)通；b.將寫命令置入串行非易失存儲器控制器(500)內(nèi)部寄存器；c.啟動串行非易失存儲器控制器(500)，寄存器內(nèi)的寫命令通過第二串行總線(510) 和第三串行總線(310)，傳送至串行非易失存儲器(400)；d.將所要寫入的地址置入串行非易失存儲器控制器(500)的寄存器中，再次啟動串 行非易失存儲器控制器(500)，寄存器內(nèi)的地址通過第二串行總線(510)和第三串行總線 (310)，傳送至串行非易失存儲器(400)；e.將所要寫入的數(shù)據(jù)置入串行非易失存儲器控制器(500)的寄存器中，再次啟動串 行非易失存儲器控制器(500)，寄存器內(nèi)的數(shù)據(jù)通過第二串行總線(510)和第三串行總線 (310)，傳送至串行非易失存儲器(400)。
9.如權(quán)利要求8所述的一種存儲器訪問裝置的程序執(zhí)行方法，其特征在于在執(zhí)行所 述讀操作時，片上系統(tǒng)總線控制器(100)發(fā)送的地址和讀請求，首先到達(dá)串行非易失存儲 器讀模塊(200)中的高速緩沖存儲器(201)，查詢地址中的數(shù)據(jù)是否已存儲在高速緩沖存 儲器(201)中；若是，則直接將數(shù)據(jù)通過第一片上系統(tǒng)總線(110)傳輸給片上系統(tǒng)總線控制 器(100)；若不是，高速緩沖存儲器(201)再將地址和讀請求信號發(fā)送給串行非易失存儲器 讀命令產(chǎn)生模塊(202)。
10.如權(quán)利要求8或9所述的一種存儲器訪問裝置的程序執(zhí)行方法，其特征在于， CPU(600)從串行非易失存儲器(400)中讀取數(shù)據(jù)后，同時將所讀的并行數(shù)據(jù)更新至高速緩 沖存儲器(201)中。
全文摘要
本發(fā)明公開了一種存儲器訪問裝置及其程序執(zhí)行方法，所述存儲器訪問裝置包括串行非易失存儲器讀模塊、串行總線選擇器和串行非易失存儲器控制器。通過上述存儲器訪問裝置，CPU可以快速對串行非易失存儲器內(nèi)的程序進(jìn)行讀操作，無需再搬運(yùn)到隨機(jī)存儲器(RAM)中執(zhí)行，可以節(jié)省大量隨機(jī)存儲器(RAM)的空間；同時也不失對串行非易失存儲器的寫功能。本發(fā)明還采用高速緩沖存儲器，可以加快串行存儲器讀取數(shù)據(jù)的速度，使整個嵌入式系統(tǒng)在運(yùn)行過程中更加流暢。
文檔編號G11C16/26GK101950276SQ20101027062
公開日2011年1月19日 申請日期2010年9月1日 優(yōu)先權(quán)日2010年9月1日
發(fā)明者梁堅(jiān), 江正標(biāo), 沈斌, 黃宇釗 申請人:杭州國芯科技股份有限公司