專利名稱：程序化一多階存儲器的裝置與方法
程序化一多階存儲器的裝置與方法技術領域
本發(fā)明是關于非揮發(fā)閃存，更確切地說，關于程序化程序化一電荷捕捉快閃存儲 單元的裝置與方法。
背景技術：
傳統(tǒng)的閃存儲存電荷于浮動柵極中，例如，摻雜多晶硅。此儲存的電荷改變了此存 儲單元的臨界電壓。在一“讀取”操作中，一讀取電壓被施加于此存儲單元的柵極，且對應 指示此存儲單元是否開啟(如導通電流)以指示此存儲單元的程序化狀態(tài)。舉例而言，一 存儲單元于“讀取”操作中導通電流可以被分配為數(shù)字狀態(tài)“ 1”，而于“讀取”操作中不導通 電流可以被分配為數(shù)字狀態(tài)“0”。電荷可以自浮動柵極中加入或移除以程序化或擦除此存 儲單元(如改變存儲單元的值自“ 1”到“0”)。
另一種型態(tài)的存儲單元是使用電荷捕捉結構而不是如浮動柵極一般使用一導電 柵極材料。當一電荷捕捉層被程序化，此電荷或許會被捕捉因此其并不會通過此非導電材 料。此電荷因此被保留于此電荷捕捉層中直到存儲單元被擦除，因此可以在沒有持續(xù)施加 電源的情況下保留此資料狀態(tài)。這些電荷捕捉存儲單元可以被操作為具有兩側的存儲單 元，換句話說，因電荷不會通過此非導電電荷捕捉層，電荷可以在不同電荷捕捉位置間被區(qū) 域化。因此，一種被稱為多階存儲單元(MLC)則可以被創(chuàng)造出來，其可以在不增加所需空間 的情況下增加了儲存于此存儲裝置中的資料量。
圖1為一電荷捕捉存儲單元10的范例。如圖1中所示，此電荷捕捉存儲單元10 包含一柵極14和對稱的源/漏極區(qū)域(如S/D區(qū)域16和18)其與一半導體通道20進行 通訊。此半導體通道20及柵極14可以與一電荷捕捉層12分別由絕緣層(如氧化區(qū)域13 和15)將其分隔。在此例示的組態(tài)中，此電荷捕捉層12的左儲存端22可以被程序化至多 階儲存端而電荷捕捉層12的右儲存端M可以被程序化至多階儲存端。
此例示范例的左儲存端22及右儲存端M因此可以儲存四個狀態(tài)(例如狀態(tài)00、 01、10和11)以及儲存兩個位資料。因為電荷的堆積是多位程序化的一個重要特征，若是 在電荷捕捉層12中具有精確地電荷位置，則較高的位及狀態(tài)數(shù)目因此可以正確地達成。一 個特定位通常可以由如施加電位至柵極14，源/漏極區(qū)域16和18 (如16)的一作為源極 而源/漏極區(qū)域16和18 (如18)的另一作為漏極被程序化。電荷的堆積于此特定端點時 會改變此左儲存端22或右儲存端M的臨界電壓。舉例而言，欲讀取01值時(也稱為階級 1以方便說明)，此存儲單元可以施加一介于階級1分布最右點與階級2分布最左點之間的 一電位。此電壓必須遵守的讀取值區(qū)域或區(qū)間則稱為“讀取區(qū)間”。
當程序化右儲存端時左儲存端中的臨界電壓或許會增加。左儲存端中的臨界電壓 增加顯示于圖2中的虛線，且是一般稱為“第二位效應”的一指示。為了正確地程序化多位 存儲單元，通常使用將漏極線(位線)電壓的逐步遞增(例如經(jīng)由施加規(guī)律脈沖至位線)。 在某些情況下，一程序化脈沖之后的讀取操作用來驗證此存儲單元的程序化階級。當靠近 理想的臨界電壓時，此脈沖的電壓增加幅度可以被降低。然而，如此仍可能造成相對寬的程4序化分布。通常而言，較寬的程序化分布導致較窄的讀取區(qū)間。此外，如同之前所討論過的， 施加一讀取電位至此存儲單元通常會因為第二位效應而同時影響兩個位。
當存儲單元被安排成一陣列，漏極線(位線)以及柵極線(字符線)和源極線會被 連接。當想要程序化整個陣列時，會因為存儲單元之間的電容耦合而使程序化分布影響到 相鄰存儲單元，如此會改變儲存于個別位的電荷階級?，F(xiàn)今存在許多機制試圖想要減少第 二位效應及程序化分布的影響。某些機制中施加不同的電壓于源極線、位線和字符線。因 此，期望需要提供一種對程序化多階存儲單元的改良機制。發(fā)明內(nèi)容
本發(fā)明是提供一種程序化多階存儲單元陣列的方法與裝置。在一范例中，一合適 的位線學習值被提供以使階級1存儲單元的初始臨時程序化驗證值是小于該階級1存儲單 元的臨時程序化驗證值以進行階級1存儲單元的程序化。因此，此學習的位線值不太可能 太低而導致較長的程序化時間。
在一例示實施例中，本發(fā)明提供一種程序化一存儲裝置的方法，該存儲裝置包含 多個存儲單元。本方法包含以一第一程序化階段的一第一臨時電壓(PPV’1)驗證目標為一 第一階級的一第一存儲單元，在該第一程序化階段中將目標為該第一階級的該第一存儲單 元程序化，及使用該第一程序化階段的一第一后驗證電壓(PV’ 1)對該第一存儲單元進行 驗證，其中該第一后驗證電壓與該第一臨時電壓不相同。
在另一例示實施例中，本發(fā)明提供一種存儲裝置，該存儲裝置包含多個存儲單元。 此裝置可以包含一存儲陣列具有多個存儲單元及一控制器以程序化及驗證該多個存儲單 元，其中該控制器執(zhí)行以一第一程序化階段的一第一臨時電壓(PPV’ 1)驗證目標為一第一 階級的一第一存儲單元，及在該第一程序化階段中將目標為該第一階級的該第一存儲單元 程序化再使用該第一程序化階段的一第一后驗證電壓(PV’ 1)對該第一存儲單元進行驗 證，其中該第一后驗證電壓與該第一臨時電壓不相同。


本發(fā)明是由申請專利范圍所界定。這些和其它目的，特征，和實施例，會在下列實 施方式的章節(jié)中搭配附圖被描述，其中
圖1為一多階存儲單元的元件的范例。
圖2為一多階存儲單元的范例程序化分布。
圖3顯示根據(jù)本發(fā)明一范例實施例一電荷捕捉存儲單元陣列的存儲單元分布與 臨界電壓(Vt)或讀取電壓的關系圖。
圖4顯示根據(jù)本發(fā)明的一例示實施例將多位存儲單元以兩階段程序化的流程圖。
圖5為第一階段程序化流程的范例。
圖6則顯示根據(jù)圖5中的第一階段程序化流程后，一電荷捕捉存儲單元陣列的臨 界電壓分布，其可用來判斷第二程序化階段后驗證(PV)的結果。
圖7顯示根據(jù)本發(fā)明的一個例示實施例的第一階段程序化流程范例的示意圖。
圖8則顯示根據(jù)本發(fā)明的一個例示實施例于圖5中的第一階段程序化流程后，一 電荷捕捉存儲單元陣列的臨界電壓分布，其可用來判斷第二程序化階段后驗證(PV)的結果。
圖9顯示執(zhí)行本發(fā)明的一個例示實施例中所描述的程序化多階存儲單元裝置的 方塊示意圖。
具體實施方式
以下揭露的內(nèi)容大多需配合參考特定結構實施例及方法，然而，揭露內(nèi)容的范圍 并不僅限于所述特定結構實施例及方法，且揭露內(nèi)容亦可通過其它特征、元件、方法及實例 來實施。本發(fā)明所揭露的內(nèi)容雖可通過較佳實施例來說明，但所述實施例不可用來限制本 發(fā)明的范圍，本發(fā)明專利權的范圍須由權利要求范圍為準。本領域具有通常知識者于參考 本發(fā)明揭露的內(nèi)容后，應可了解其它可能的均等實施方式。
本發(fā)明的某些實施例提供一機制，由此可以將一例如是多階存儲單元的電荷捕捉 存儲單元程序化進行改進。就此方面而言，本發(fā)明的某些實施例提供一種改良方法來獲得 合適的位線學習值以改善第二階段程序化及降低程序化時間。
圖3顯示一電荷捕捉存儲單元陣列的存儲單元分布與臨界電壓(Vt)或讀取電壓 的關系圖。電荷捕捉存儲單元陣列的存儲單元可以具有四個階級包含一個對應于擦除條件 的階級(階級0)及三個對應于程序化的階級(階級1、階級2、階級幻。此三個對程序化階 級每一個具有遞增的電荷移轉至此存儲單元的電荷捕捉位置，對連續(xù)的程序化階級增加其 臨界電壓(Vt)。此電荷捕捉存儲單元的一個特定位置通?？梢杂墒褂玫谝怀绦蚧夹g將此 存儲單元程序化至一第一程序化階段后驗證電壓(如階級1是PV1’、階級2是PV2’、階級 3是PV3’ )之后，再使用第二程序化技術將此存儲單元程序化至一第二程序化階段后驗證 電壓(如階級1是PV1、階級2是PV2、階級3是PV;3)，來進行程序化。此第一程序化階段后 驗證電壓因此驗證第一程序化階段之后的操作而此第二程序化階段后驗證電壓則驗證第 二程序化階段之后的操作。此第二程序化技術通常提供一個較第一程序化技術更為精確地 臨界電壓(Vt)控制以在程序化階級之間提供一個更窄的臨界電壓(Vt)分布及更寬的讀取 區(qū)間。
圖4顯示根據(jù)本發(fā)明的一例示實施例將N位存儲單元以兩階段程序化的流程圖。 如同之前圖3所討論過的，可以使用兩階段程序化流程以在每一階段對每一階級進行程序 化。舉例而言，階級3、階級2和階級1可以在每一階段中被程序化。在此方式下，第一階段程 序化流程30可以包括程序化階級3、階級2和階級1至第一程序化階段后驗證電壓(PV’)。 第二階段程序化流程32可以包括程序化階級3、階級2和階級1至第二程序化階段后驗證 電壓(PV)。此第二階段程序化流程32可以使用自第一階段程序化流程30的位線學習方 法來程序化位線。使用兩階段程序化流程可以降低陣列效應以如圖3所討論過的一般對一 N位存儲單元陣列提供一個更窄的臨界電壓(Vt)分布。因此，第一程序化階段后驗證電壓 (PV')或許可以是第二程序化階段后驗證電壓(PV)減去某些電壓Δν。換句話說，PV'= PV-AV，如此使用于第二階段程序化流程的程序化驗證電壓可以提供更為精確地臨界電壓 (Vt)控制，且使用于第二階段的程序化位線值可以根據(jù)第一階段所學習得知的位線值。因 此，對任一特定階級，第一階段的第一程序化階段后驗證電壓(PV’ )通常是小于第二階段 的第二程序化階段后驗證電壓(PV)。在一例示實施例中，此程序化位線值可以將第一程序 化階段通過的一位值記錄起來，且可以在第二程序化階段32時施加至相同字符線。
為了減少程序化干擾和第二位效應的影響，是使用一種先程序化高階再低階的機 制。因此，舉例而言，在第一階段程序化流程30與第二階段程序化流程32中，程序化階級 3可以先進行。然后再進行程序化階級2，最后則是進行程序化階級1。
圖5顯示一個第一階段程序化流程30范例的細節(jié)。圖6則顯示根據(jù)圖5中的第一 階段程序化流程30后，一電荷捕捉存儲單元陣列的臨界電壓分布，其可用來判斷第二程序 化階段后驗證(PV)的結果。于第一階段程序化流程，在操作40中可以做出一個階級3臨 時程序化驗證電壓或是值是否通過的初始判斷。換句話說，可以做出此存儲單元的一電流 狀態(tài)或階級是否在根據(jù)在現(xiàn)在階段中即將被程序化的階級所預期的一容忍值之內(nèi)的初始 決定。假如操作40的結果是通過，則在操作50中做出一個階級2臨時驗證值是否通過的 判斷。假如操作50的結果是通過，則在操作60中做出一個階級1臨時驗證值是否通過的 判斷，且假如也是通過的話，則第一階段程序化流程可以結束而程序化可以繼續(xù)進入第二 階段程序化流程。圖5的方法中，臨時驗證電壓(PPV’)可以與其對應的第一程序化階段后 驗證電壓(PV，)相等(例如，PPV3，= PV3，；PPV2，= PV2，；PPVl' = PVl')。在某些例子 中，由檢查一給定存儲單元的一特定階級的第一程序化階段后驗證電壓(PPV’ )是否通過 的決定，可以決定一給定存儲單元是否已完成程序化至對應階級。由此方式篩選，當某些情 況下此階級的臨時驗證電壓(PPV’)已經(jīng)與其對應的第一程序化階段后驗證電壓(PV’)相 等時，可以節(jié)省程序化時間。必須注意的是，此處所謂的相等是所施加的值大致相等即可， 并不需要是完全相等。
假如在操作40的結果不是通過的話，階級3程序化或許可以在操作42通過至階 級3的第一程序化階段后驗證值且一個決定可以在操作44中做出第一程序化階段后驗證 值(PV3’ )是否通過。類似地，假如在操作50的結果不是通過的話，階級2程序化或許可 以在操作52通過至階級2的第一程序化階段后驗證值且一個決定可以在操作M中做出第 一程序化階段后驗證值(PV2’ )是否通過。假如在操作60的結果不是通過的話，階級1程 序化或許可以在操作62通過至階級1的第一程序化階段后驗證值且一個決定可以在操作 64中做出第一程序化階段后驗證值(PV1’ )是否通過。根據(jù)圖5范例中的程序化階段結 果，可以達成圖6范例中一電荷捕捉存儲單元的臨界電壓分布用來判斷第二程序化階段后 驗證(PV)的結果。
如圖6中所示，位A(圖中為黑點)可以在前PV(第一階段程序化流程)(根據(jù)臨界 電壓Vt過大)判斷為不通過。舉例而言，此PV1’或許太低而與一位置的階級0臨界電壓 重疊而產(chǎn)生嚴重的第二位效應。因此，某些階級0的位具有一臨界電壓Vt較階級1的PV1’ 為高或許會在施加任何有效地程序化脈沖前就成為PV通過位。此位線學習算法因此或許 會誤判此第一通過位PVl而紀錄一個此階級1程序化較預期為低的位線值。根據(jù)圖6中的 范例，位A或許可以在后PV(第二階段程序化流程)因為感應的微小不穩(wěn)定而被判斷為通 過。因為感應的微小不穩(wěn)定，或許可以導致錯誤的學習且此后被應用在第二階段程序化流 程。因此，一初始值或是最低位線值可以在階級1的程序化被學習假如PPV1’ = PV1’。
因為此感應變動通常會存在于前PV (第一階段程序化流程)與后PV (第一階段程 序化流程)之間，因此某些位會在前PV被判斷為不通過位而在后PV被判斷為通過位，導致 位線學習算法因此或許會誤判而紀錄一個較預期為低的位線值。在某些情況下，此較預期 為低的位線值太低了而無法應用在第二階段程序化流程，因此增加了程序化時間。本發(fā)明的實施例可以由在前PV流程中于程序化前插入一調整以篩選出任何會導致錯誤學習的已 通過位而解決如圖6中所示的問題。如此，合適的位線學習值可以根據(jù)此插入調整之前PV 流程而獲得，且使用一個較圖5范例中階級1程序化的PV1’為低的PPV1’值。
圖7顯示根據(jù)本發(fā)明的一個例示實施例的第一階段程序化流程范例的示意圖。換 句話說，圖7根據(jù)一范例實施例提供圖4操作30的一個具體描述。如圖7所示，不是假設 PPVl‘ =PV1’，本發(fā)明的實施例在階級1程序化時提供一個與PV1’不同的PPV1’值。由提 供提供PPV1’ = PV1’-Δ V，本發(fā)明的實施例可以提供一個合適的位線學習值以改進第二階 段程序化流程中的可程序性，其或許可以導致較短的程序化時間。換句話說，由篩選來決定 每一存儲單元的PPV是否通過，通?？梢怨?jié)省某些程序化時間，但是基于如圖6所示的某 些潛在問題會發(fā)生，本發(fā)明的某些實施例至少對階級1的程序化介紹一區(qū)間介于PPV’與 PV’(例如對PPV1’及PV1’)之間，以減少在第一階段程序化流程所得的位線學習值錯誤地 應用在第二階段程序化流程中的機率。
圖7基本上大致與圖5相同，除了 PPV1，= PV1，-Δ V夕卜，因此，操作40，到64， 對應于圖5中的操作40到64以提供一個類似的程序化流程除了 PPV1，不等于PV1，之外。 提供PPV1’不等于PV1’所得的結果可于圖8的例示中看出。如此一來，圖8顯示一個當 PPV1’不等于PV1’時電荷捕捉存儲單元陣列的臨界電壓分布的PV判斷結果。在此例子中， 假如某些位在前PV時通過PPVl，，這些位將會被辨識為通過位且不會再進行程序化。因此， 第一程序化流程僅會對臨界電壓低于PPV1’的位重新進行程序化。當一位于程序化后通過 PV1’，此程序化的位線可以被記錄且再進行第二程序化流程。因此，感應中的不穩(wěn)定不太可 能導致錯誤的學習因為在PPV’ 1與PV’ 1之間所插入之間隙存在。更進一步，程序化時間 也因為較易達成合適位線值得能力所導致的較佳程序化的機率提升而可以減少。
通常而言，圖7顯示對一多階存儲單元陣列進行兩階段程序化流程的第一階段操 作。在此方式下，圖7顯示一篩選所施加的臨界電壓值以進行程序化此陣列中個別存儲單 元至不同的階級以對應每一階級的一各自的臨時驗證電壓(PPV’ )如同一第一階級(如階 級3)的操作40到44、一第二階級(如階級2)的操作50到M及一第三階級(如階級1) 的操作60到64。階級3與階級2的臨時驗證電壓(PPV’ 3和PPV’ 2)分別和階級3與階 級2的第一程序化階段后驗證電壓(PV’ 3和PV’ 2)相等。然而，階級1的臨時驗證電壓 (PPV' 1)與第一程序化階段后驗證電壓(PV，1)不相等(即PPV1，= PVl‘ - AV)。
為了響應決定，在操作40、50或60時，對任何一個階級的臨時驗證電壓(PPV’)不 通過時，分別在操作42、52或62進行程序化該對應階級。程序化之后，此值可以分別在操 作4454或64時重新檢查如圖所示。更進一步，如圖7所示對每一階級而言此臨界電壓值 或許可以是列地篩選。
圖9顯示執(zhí)行圖7和圖8所描述的程序化的裝置圖。在某些實施例中，此裝置100 或許是一集成電路以對閃存程序化。此裝置100包括程序化/驗證操作控制器102以根據(jù) 本發(fā)明的實施例進行程序化。
此程序化/驗證操作控制器102可以包括在許多不同的方式中。舉例而言，此程 序化/驗證操作控制器102可以包括在許多不同的處理功能手段中，例如一個或多個的處 理元件中，一共處理器，一控制器或是其它處理裝置例如一特殊功用集成電路(ASIC)、現(xiàn)場 可程序化邏輯陣列(FPGA)、硬件加速器或是類似裝置。在一例示實施例中，此程序化/驗證操作控制器102可以執(zhí)行儲存于存儲器中的指令。如此，程序化/驗證操作控制器102可 以代表一個器件可以在適當?shù)亟M態(tài)下能夠執(zhí)行根據(jù)本發(fā)明的實施例的操作。因此，舉例而 言，當程序化/驗證操作控制器102被內(nèi)嵌于特殊功用集成電路(ASIC)、現(xiàn)場可程序化邏輯 陣列(FPGA)或是類似裝置中，此程序化/驗證操作控制器102或許可以被組態(tài)為特定的硬 件以執(zhí)行此處所描述的操作。
在某些例子中，此裝置100還包含一使用者接口及/或通訊接口(例如輸入輸出 系統(tǒng)104)。假如被包含，使用者接口可以被組態(tài)為在此使用者接口接收一使用者輸入的指 示及/或提供一聲音、視覺、機械或是其它的輸出給使用者。
此裝置100或許也包含或與一存儲陣列110通訊。此存儲陣列110或許包括多個 電荷捕捉存儲單元(例如圖1中的電荷捕捉存儲單元10)于此陣列中。此程序化/驗證操 作控制器102或許可以組態(tài)為根據(jù)自資料輸入112所接收的資料以程序化存儲陣列110中 的位至所選取的階級。這些位可以經(jīng)由一列選擇器106及一行選擇器108被程序化，其可 以被組態(tài)為分別選取一特定的列和行。在某些情況下，此裝置100可以包含一個或多個感 應放大器109，與程序化/驗證操作控制器102、輸入輸出系統(tǒng)104及/或行選擇器108溝 通。如此，此程序化/驗證操作控制器102可以組態(tài)為根據(jù)圖4中的第一階段程序化流程 30來執(zhí)行與程序化相關的功能，其中程序化是根據(jù)圖7例示中所描述的參數(shù)來完成。之后， 此控制邏輯或許可以組態(tài)為根據(jù)圖4中的第二階段程序化流程40來執(zhí)行與程序化相關的 功能。
換句話說，此程序化/驗證操作控制器102或許可以組態(tài)為執(zhí)行兩階段的程序 化操作由執(zhí)行一第一階段程序化流程包含篩選施加至程序化該陣列中個別存儲單元至不 同階級的臨界電壓值，該不同階級的每一階級對應一各自的臨時驗證值，以對存儲陣列 110(如一多階存儲單元陣列)程序化。其中在一存儲單元中對至少一階級的該臨時驗證 值與至少一階級的一第一程序化階段后驗證值相等，且在另一存儲單元中對另一階級的該 臨時驗證值與另一階級的一第一程序化階段后驗證值不相等。如此，舉例而言，此程序化/ 驗證操作控制器102可以被組態(tài)為篩選施加至程序化該陣列中的個別階級3、階級2和階 級1存儲單元至每一階級對應的臨時驗證值(PPV’)，且其中該階級3和階級2存儲單元的 臨時驗證值分別與該階級3和階級2存儲單元的第一程序化階段后驗證值相同，且該階級 1存儲單元的臨時驗證值與該階級1存儲單元的第一程序化階段后驗證值不相同。此程序 化/驗證操作控制器102可以被組態(tài)為之后進行第二階段程序化流程其包含使用自第一階 段程序化流程的位線學習所紀錄的位線值來程序化存儲單元至每一各自階級。
在某些情況下，此程序化/驗證操作控制器102可以更被組態(tài)為為了響應任一階 級的該臨時驗證值并不是一個通過值的一決定，對該臨時驗證值并不是一個通過值的存儲 單元施加程序化至一對應階級。在此情況下，此程序化/驗證操作控制器102可以更組態(tài) 至為了響應施加程序化至一對應階級，決定該對應階級的該程序化驗證電壓是不是一個通 過值。
如圖7范例中所示，此程序化/驗證操作控制器102可以更被組態(tài)為對每一階級 而言此臨界電壓值或許可以是列地篩選。換具話說，在篩選該階級2存儲單元前先篩選該 階級3存儲單元，且在篩選該階級1存儲單元前先篩選該階級2存儲單元(以該程序化所 使用電壓值相反的大小順序進行階級篩選)。在一例示的實施例中，此程序化/驗證操作控制器102可以更被組態(tài)為決定該階級1存儲單元的臨時驗證值是小于該階級1存儲單元的 第一程序化階段后驗證值來篩選該臨界電壓值。
在一例示的實施例中，此程序化/驗證操作控制器102可以由執(zhí)行儲存于存儲器 中的指令的處理器來控制。然而，在某些實施例中，程序化/驗證操作控制器102本身可以 是特殊功用集成電路(ASIC)或是現(xiàn)場可程序化邏輯陣列(FPGA)組態(tài)為可以執(zhí)行上述所描 述的操作。如此，舉例而言，一種程序化存儲裝置中多個存儲單元的方法可以包括以第一程 序化階段的第一臨時電壓驗證目標為第一階級的一第一存儲單元，在第一程序化階段中將 目標為第一階級的一第一存儲單元程序化，且使用第一程序化階段后第一驗證電壓對該第 一存儲單元進行驗證，其中第一程序化階段后第一驗證電壓與第一臨時電壓不相同。
在一例示實施例中，此方法還包含在第二程序化階段中將目標為第一階級的一第 一存儲單元程序化，且使用第二程序化階段后第一驗證電壓(PVI)對該第一存儲單元進行 驗證。在某些情況下，于驗證第一存儲單元之前，此方法可以包含以第一程序化階段的第二 臨時電壓(PPV’ 2)驗證目標為第二階級的一第二存儲單元，在第一程序化階段中將目標為 第二階級的第二存儲單元程序化，且使用第一程序化階段后第二驗證電壓(PV’ 2)對該第 二存儲單元進行驗證。此外，在某些實施例中，于驗證第二存儲單元之前，此方法可以包含 以第一程序化階段的第三臨時電壓(PPV’ 3)驗證目標為第三階級的一第三存儲單元，在第 一程序化階段中將目標為第三階級的第三存儲單元程序化，且使用第一程序化階段后第三 驗證電壓(PV’ 3)對該第三存儲單元進行驗證。一種執(zhí)行上述方法的裝置可以包含一具有 多個存儲單元的存儲陣列及一控制器組態(tài)為以上述方法進行程序化及驗證存儲單元。
在本發(fā)明已由參考詳述于上的該較佳實施例與例示而揭露的同時，需了解的是， 所述實施例與例示僅為例示性的用而為非用以限制本發(fā)明，對于熟習本技術者而言，可輕 易地達成各種的修飾與結合，而所述修飾與結合應落于本發(fā)明的精神與及下列申請專利范 圍所限定的范圍中。此外，雖然上述的描述及附圖中描述了某些實施例中的內(nèi)容結合元件 及/或功能，必須理解的是這些替代實施例中所提供的不同結合元件及/或功能并沒有脫 離本發(fā)明的精神及申請專利范圍的范疇。在此情況下，舉例而言，此處所明示的不同的結合 元件及/或功能之外亦可以屬于某些附屬項的范疇內(nèi)。雖然此處是使用的某些特定的名 詞，但是其僅是為了敘述的用并不是用來限定本發(fā)明權利要求范圍的范疇。
權利要求
1.一種程序化一存儲裝置的方法，該存儲裝置包含多個存儲單元，包含以一第一程序化階段的一第一臨時電壓(PPV’ 1)驗證目標為一第一階級的一第一存 儲單元；在該第一程序化階段中將目標為該第一階級的該第一存儲單元程序化；以及 使用該第一程序化階段的一第一后驗證電壓(PV’ 1)對該第一存儲單元進行驗證，其 中該第一后驗證電壓與該第一臨時電壓不相同。
2.如權利要求1所述的程序化一存儲裝置的方法，還包含在一第二程序化階段中將目標為該第一階級的該第一存儲單元程序化；以及 使用該第二程序化階段的一第一后驗證電壓(PVi)對目標為該第一階級的該第一存 儲單元進行驗證。
3.如權利要求1所述的程序化一存儲裝置的方法，其中，于驗證該第一存儲單元之前， 該方法還包含以該第一程序化階段的一第二臨時電壓(PPV’ 2)驗證目標為一第二階級的一第二存 儲單元；在該第一程序化階段中將目標為該第二階級的該第二存儲單元程序化；以及 使用該第一程序化階段的一第二后驗證電壓(PV’ 2)對該第二存儲單元進行驗證。
4.如權利要求3所述的程序化一存儲裝置的方法，其中，于驗證該第二存儲單元之前， 該方法還包含以該第一程序化階段的一第三臨時電壓(PPV’ 3)驗證目標為一第三階級的一第三存 儲單元；在該第一程序化階段中將目標為該第三階級的該第三存儲單元程序化；以及 使用該第一程序化階段的一第三后驗證電壓(PV’ 3)對該第三存儲單元進行驗證。
5.一種存儲裝置，包含一存儲陣列具有多個存儲單元；一控制器以程序化及驗證該多個存儲單元，其中該控制器執(zhí)行以一第一程序化階段的 一第一臨時電壓(PPV’ 1)驗證目標為一第一階級的一第一存儲單元，及在該第一程序化階 段中將目標為該第一階級的該第一存儲單元程序化再使用該第一程序化階段的一第一后 驗證電壓(PV’ 1)對該第一存儲單元進行驗證，其中該第一后驗證電壓與該第一臨時電壓 不相同。
6.如權利要求5所述的存儲裝置，其中該控制器更組態(tài)為在一第二程序化階段中將目標為該第一階級的該第一存儲單元程序化；以及 使用該第二程序化階段的一第一后驗證電壓(PVi)對目標為該第一階級的該第一存 儲單元進行驗證。
7.如權利要求5所述的存儲裝置，其中該控制器更組態(tài)為，于驗證該第一存儲單元之、r -IlJ 以該第一程序化階段的一第二臨時電壓(PPV’ 2)驗證目標為一第二階級的一第二存 儲單元；在該第一程序化階段中將目標為該第二階級的該第二存儲單元程序化；以及 使用該第一程序化階段的一第二后驗證電壓(PV’ 2)對該第二存儲單元進行驗證。
8.如權利要求7所述的存儲裝置，其中該控制器更組態(tài)為，于驗證該第二存儲單元之前。以該第一程序化階段的一第三臨時電壓(PPV’ 3)驗證目標為一第三階級的一第三存 儲單元；在該第一程序化階段中將目標為該第三階級的該第三存儲單元程序化；以及 使用該第一程序化階段的一第三后驗證電壓(PV’ 3)對該第三存儲單元進行驗證。
全文摘要
本發(fā)明提供一種程序化一存儲裝置的方法，該存儲裝置包含多個存儲單元，包含以一第一程序化階段的一第一臨時電壓(PPV’1)驗證目標為一第一階級的一第一存儲單元，在該第一程序化階段中將目標為該第一階級的該第一存儲單元程序化，及使用該第一程序化階段的一第一后驗證電壓(PV’1)對該第一存儲單元進行驗證，其中該第一后驗證電壓與該第一臨時電壓不相同。本發(fā)明亦提供一對應的裝置。
文檔編號G11C11/4063GK102034527SQ20101026065
公開日2011年4月27日 申請日期2010年8月20日 優(yōu)先權日2009年9月24日
發(fā)明者何信義, 李家慶, 洪俊雄 申請人:旺宏電子股份有限公司