專利名稱：一種電子可編程熔絲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路保護領(lǐng)域，更具體的說是涉及一種電子可編程熔絲電路。
背景技術(shù)：
電子可編程溶絲(Electricallyprogrammable Fuse,E-fuse)是一種常被應用于冗余電路中，用于改善芯片失效的熔絲，通常又被稱為多晶硅熔絲，它是位于兩個電極之間很短的一段最小寬度的多晶娃。
E-fuse電路是基于電遷移的原理，當沒有電流流過時，熔絲(fuse)的電阻很??； 當有足夠大的電流流過時，相關(guān)原子會隨著電子運動的方向進行遷移而形成空洞，造成熔絲短路，此時，fuse相當于一個大電阻。
當芯片失效時，芯片中的E-fuse電路可以對芯片進行缺陷修復，在芯片運行錯誤時，E-fuse電路實現(xiàn)對芯片的自動糾正，E-fuse電路通過相應的電路和信號控制寫入邏輯 O或者邏輯1，并通過放大器讀出，用來代替芯片相應的失效部分電路完成輸入邏輯O或者邏輯I的操作。
E-fuse電路是由多個電路單元組成的，其中以電路單元為例進行說明，現(xiàn)有的電路單元結(jié)構(gòu)如圖1所示，其中，NI為厚氧MOS管，NO為薄氧MOS管，RffL端控制電路的讀操作信號，WffL端控制電路的寫操作信號，F(xiàn)S端控制熔絲fuse的輸入信號，厚氧MOS管NI的漏極用于與放大器相連，通過放大器將寫入Q點的邏輯值讀出；Q點在電路正常工作前為初始值，初始值可由設(shè)計者定義為邏輯O或者邏輯I。
當RWL端接高電平時，厚氧MOS管NI導通，放大器將Q點的邏輯I讀出；
當WffL端接高電平、RffL端接低電平、FS端接編程電壓時，薄氧MOS管NO導通，厚氧MOS管NI截止，使得熔絲fuse兩端由于有大電流的通過，造成熔絲fuse的短路，此時， 熔絲fuse相當于大電阻，Q點接地，可將邏輯O寫入Q點；當WffL端接低電平、RffL端接高電平、FS端接地時，厚氧MOS管NI導通，放大器將Q點的邏輯O讀出。
由圖1所示的電路單元所組成η行m列的E-fuse電路陣列如圖2所示，在電路單元組成E-fuse電路中，由于電路單元均采用了厚氧MOS管，極大地占用了 E-fuse電路的面積。發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種電子可編程熔絲電路，用于解決現(xiàn)有技術(shù)中，E-fuse電路中每一個電路單元均采用厚氧MOS管而占用E-fuse電路面積的問題。
為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案
一種電子可編程熔絲電路，包括陣列單元和m個厚氧MOS管；其中
所述陣列單元包括nXm個電路單元，所述電路單元包括熔絲單元和第一薄氧MOS 管，所述熔絲單元的第一端與所述第一薄氧MOS管的漏極相連；
所述陣列單元中每一列電路單元中的熔絲單元的第二端連接第一電壓發(fā)生端；每一列電路單元中的第一薄氧MOS管的源極與一個厚氧MOS管的漏極相連；所述陣列單元中每一行電路單元中的第一薄氧MOS管的柵極連接一個第一電平發(fā)射端；
所述m個厚氧MOS管的源極均接地，每一個厚氧MOS管的柵極連接一個第二電平發(fā)射端；其中，η和m均為正整數(shù)。
優(yōu)選地，所述第一薄氧MOS管和所述厚氧MOS管均為N溝道MOS管。
優(yōu)選地，所述陣列單元中每一列電路單元還包括參考電阻、第二 MOS管、第三MOS 管、第四MOS管，其中
所述參考電阻的第一端連接第二電壓發(fā)生端；
每一列電路單元中的第一薄氧MOS管的源極與所述第四MOS管的漏極相連；
所述參考電阻的第二端與所述第二 MOS管的漏極相連；
所述第二 MOS管的源極與所述第三MOS管的漏極相連，所述第二 MOS管的柵極連接第三電平發(fā)射端；
所述第三MOS管的柵極與所述第四MOS管的柵極相連，源極接地；
所述第四MOS管的源極接地；
所述第三MOS管的柵極與所述第二 MOS管的源極相連形成第一信號端。
優(yōu)選地，所述第一薄氧MOS管與所述第二 MOS管為N溝道MOS管。優(yōu)選地，所述第三MOS管與所述第四MOS管為N溝道MOS管。
優(yōu)選地，所述陣列單元中每一列電路單元設(shè)置有一個放大器；所述放大器的第一端與所述第四MOS管的漏極相連，所述放大器的第二端與所述第一信號端相連；所述放大器包括第一反相器、第二反相器、第一傳輸門、第二傳輸門和第五MOS管,其中
所述第一反相器的第一端與所述第二反相器的第一端均與電源電壓相連；
所述第一反相器的第二端與所述第二反相器的第二端均與所述第五MOS管的漏極相連；
所述第五MOS管的柵極與第四電平發(fā)射端相連，所述第五MOS管的源極接地；
所述第一反相器的第三端與所述第二反相器的第四端相連，所述第二反相器的第三端與所述第一反相器的第四端相連；
所述第一傳輸門的輸入端為所述放大器的第一端，輸出端與所述第一反相器的第三端相連，第一控制端與第四電平發(fā)射端相連，第二控制端與第五電平發(fā)射端相連；
所述第二傳輸門的輸入端為所述放大器的第二端，輸出端與所述第二反相器的第三端相連，第一控制端與第四電平發(fā)射端相連，第二控制端與第五電平發(fā)射端相連。
優(yōu)選地，所述第一反相器包括第六PMOS管和第七NMOS管，其中
所述第六PMOS管的漏極為所述第一反相器的第一端，源極與所述第七NMOS管的漏極相連后為所述第一反相器的第三端，柵極與所述第七NMOS管的柵極相連后為所述第一反相器的第四端；所述第七NMOS管的源極為所述第一反相器的第二端；
所述第二反相器包括第六PMOS管和第七NMOS管，其中
所述第六PMOS管的漏極為所述第二反相器的第一端，源極與所述第七NMOS管的漏極相連后為所述第二反相器的第三端，柵極與所述第七NMOS管的柵極相連后為所述第二反相器的第四端；所述第七NMOS管的源極為所述第二反相器的第二端。
經(jīng)由上述的技術(shù)方案可知，與現(xiàn)有技術(shù)相比，本發(fā)明公開提供了一種電子可編程熔絲電路，所述電子可編程熔絲電路中，電路單元只包括熔絲單元和第一薄氧MOS管，每一列電路單元共用一個厚氧MOS管，與現(xiàn)有技術(shù)相比，極大的減小了厚氧MOS管的數(shù)量，解決了現(xiàn)有技術(shù)中每個電路單元均需采用厚氧MOS管而導致的占用電路面積的問題。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
圖1為現(xiàn)有技術(shù)中電子可編程熔絲電路的電路單元的電路結(jié)構(gòu)圖2為現(xiàn)有技術(shù)中電子可編程熔絲電路陣列的電路結(jié)構(gòu)圖3為本發(fā)明的一種電子可編程熔絲電路的電路單元的電路結(jié)構(gòu)圖4為本發(fā)明的一種電子可編程熔絲電路的一種實施例的結(jié)構(gòu)圖5為本發(fā)明的一種電子可編程熔絲電路的另一實施例的電路結(jié)構(gòu)圖6為本發(fā)明的一種電子可編程熔絲電路的放大器的電路結(jié)構(gòu)圖。
具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
為了引用和清楚起見，下文中使用的技術(shù)名詞說明，簡寫形式如下所示
E-fuse Electrically programmable Fuse,電子可編程溶絲；
MOS:Metal Oxide Semiconductor,金屬氧化物半導體場效應晶體管；
PMOS!Positive channel Metal Oxide Semiconductor,P 溝道金屬氧化物半導體場效應晶體管；
NMOS Negative channel Metal Oxide Semiconductor, N 溝道金屬氧化物半導體；
NBTI Negative Bias Temperature Instability,負偏壓溫度不穩(wěn)定性。
參見圖3，示出了本發(fā)明一種E-fuse電路的電路單元的結(jié)構(gòu)圖。
所述E-fuse電路的電路單元可以包括熔絲單元fuse和第一薄氧MOS管NO ；
E-fuse電路單元的工作是基于電遷移原理，當沒有電流流過時，熔絲的電阻很??； 當有足夠大的電流流過時，相關(guān)原子會隨著電子運動的方向進行遷移而形成空洞，造成熔絲短路，此時，熔絲相當于一個大電阻。
所述熔絲單元fuse的第一端與所述第一薄氧MOS管NO的漏極相連；
參見圖4，示出了本發(fā)明一種E-fuse電路的電路結(jié)構(gòu)圖。
所述E-fuse電路可以包括陣列單元401和m個厚氧MOS管NI ；
結(jié)合圖3和圖4,所述陣列單元401包括nXm個電路單元,所述電路單元包括熔絲單元fuse和第一薄氧MOS管NO,所述熔絲單元fuse的第一端與所述第一薄氧MOS管NO的漏極相連；
其中，η和m均為正整數(shù)；
所述nXm個電路單元對應η行、m列，每一行有m個電路單元，每一列有η個電路單元；
所述陣列單元401中的每一列電路單元中的熔絲單元fuse的第二端連接到第一電壓發(fā)生端FStl, m列電路單元共用一個第一電壓發(fā)生端FStl ；
每一列電路單元中的第一薄氧MOS管NO的源極與一個厚氧MOS管NI的漏極相連， 即每一列的η個第一薄氧MOS管NO的源極均與一個厚氧MOS管NI的漏極相連；
所述陣列單元401中每一行電路單元中的第一薄氧MOS管NO的柵極連接到一個第一電平發(fā)射端，即η行電路單元分別連接η個第一電平發(fā)射端，即WffLcTffffLlri ；
所述m個厚氧MOS管NO的源極均接地，每一個厚氧MOS管的柵極連接一個第二電平發(fā)射端，m個厚氧MOS管的柵極連接m個第二電平發(fā)射端，即BScTBSnrit5
其中，所述陣列單元有m列，每列有η個電路單元，m列電路單元均連接到第一電壓發(fā)生端FStl ;具體的，第I列的電路單元中的η個熔絲單元fuse的第二端均連接到第一電壓發(fā)生端FStl,第I列電路單元中的η個第一薄氧MOS管NO的源極均與第I個厚氧MOS管 NI的漏極相連，其連接點為Qtl點；第2列的電路單元中的η個熔絲單元fuse的第二端連接到第一電壓發(fā)生端FStl，第2列電路單元中的η個第一薄氧MOS管NO的源極均與第2個厚氧MOS管NI的漏極相連，其連接點為Q1點；以此類推，第m列的電路單元中的η個熔絲單元fuse的第二端連接到第一電壓發(fā)生端FStl,第m列電路單元中的η個第一薄氧MOS管NO 的源極均與第m個厚氧MOS管NI的漏極相連，其連接點為Qnrl點；
所述陣列單元有η行，對應η個第一電平發(fā)射端，每一行有m個電路單元；具體的， 第I行的電路單元中的m個第一薄氧MOS管的柵極均連接到第一電平發(fā)射端WffLtl,第2行的電路單元中的m個第一薄氧MOS管的柵極連接到第一電平發(fā)射端WWL1,以此類推，第η行的電路單元中的第一薄氧MOS管的柵極連接到第一電平發(fā)射端WffLlri ；
m列電路單元對應m個厚氧MOS管和m個第二電平發(fā)射端，每一個厚氧MOS管的柵極連接一個第二電平發(fā)射端；具體的，第I個厚氧MOS管的柵極與第二電平發(fā)射端BStl相連，第2個的厚氧MOS管的柵極與第二電平發(fā)射端BS1相連，以此類推，第m個的厚氧MOS管的柵極與第二電平發(fā)射端BSlrt相連。
其中，所述第一電壓發(fā)生端能為所述E-fuse電路提供編程電壓或電源電壓，所述第一電平發(fā)射端和所述第二電平發(fā)射端能為E-fuse電路提供高電平或低電平。
其中，所述第一薄氧MOS管和所述厚氧MOS管可以為N溝道MOS管。
本實施例中，所述E-fuse電路包括陣列單元和m個厚氧MOS管,所述陣列單元包括nXm個電路單元,每個E-fuse電路單元包括熔絲(fuse)單元和第一薄氧MOS管,通過將每一列中的η個電路單元與一個厚氧MOS管相連，與現(xiàn)有技術(shù)相比，極大的減小了厚氧MOS 管的數(shù)量，解決了現(xiàn)有技術(shù)中每個電路單元均需采用厚氧MOS管而導致的占用電路面積的問題。
所述E-fuse電路可以應用在冗余電路中，當芯片失效時，可以代替芯片相應的失效部分電路，通過譯碼器產(chǎn)生不同的控制信號控制第一電壓發(fā)生端、第一電平發(fā)射端和第二電平發(fā)射端，使得E-fuse電路可以依次將邏輯O或者邏輯I寫入對應的QcTQnrl點，最后通過放大器讀出并存儲，用來代替芯片相應的失效部分電路完成輸入邏輯O或者邏輯I的操作。
其中，所述E-fuse電路中QcTQnrl點的值可設(shè)為初始值，初始值可以由設(shè)計者定義為邏輯O或者邏輯I。
本實施例以QcTQnri點初始值為邏輯I為例進行說明，由于設(shè)其初始值為邏輯1，則當所述E-fuse電路需要寫入邏輯I時，不需要對所述E-fuse電路中的電路單元進行編程操作，當所述E-fuse電路需要寫入邏輯O時，則需要先對所述E-fuse電路中的電路單元進行編程操作；
具體的，E-fuse電路經(jīng)譯碼器產(chǎn)生需要編程的存儲單元，即產(chǎn)生需要編程的電路單元，通過譯碼器產(chǎn)生不同的控制信號控制相應第一電壓發(fā)生端、第一電平發(fā)射端和第二電平發(fā)射端，通過對所述陣列單元中的電路單元進行編程，將邏輯O寫入相應QcTQnrl點，最后可由放大器讀出。
以所述電路陣列中的第I行第I列的電路單元進行編程操作為例進行說明當?shù)谝浑妷喊l(fā)生端FStl為編程電壓VDQ，第一電平發(fā)射端WffLtl和第二電平發(fā)射端BStl為高電平時，其余端均可保持低電平，則第I行第I列的第一薄氧MOS管NO導通，第I列的厚氧MOS 管NI導通，第I行第I列的電路單元將邏輯O寫入Qtl點；
當所述第一電壓發(fā)生端FStl為電源電壓VDD，第一電平發(fā)射端WffLtl信號端為高電平，第二電平發(fā)射端BStl為低電平，其余端均保持低電平，則第I行第I列的第一薄氧MOS管 NO導通，第I列的厚氧MOS管NI截止，通過放大器可將第I行第I列的電路單元寫入Qtl點的邏輯值O讀出。
相應的，若所述陣列單元中第η行第m列的E-fuse電路單元進行編程操作而寫入邏輯0，當所述第一電壓發(fā)生端FStl接編程電壓VDQ，第一電平發(fā)射端WffLlri和第二電平發(fā)射端BSnrl為高電平時，而其余端均可保持低電平，則第η行第m列的第一薄氧MOS管NO導通，第m列的厚氧MOS管NI導通，第η行第m列的E-fuse電路單元將邏輯O寫入Qnrl點；
當所述第一電壓發(fā)生端FSnrl接電源電壓VDD，第一電平發(fā)射端WWLlri為高電平，第二電平發(fā)射端BSlrt為低電平，其余端均保持低電平，則第η行第m列的第一薄氧MOS管NO 導通，第m列的厚氧MOS管NI截止，通過放大器將第η行第m列的電路單元寫入Qnri點的邏輯值O讀出。
其中，所述E-fuse電路均可按上述描述方式實現(xiàn)對所述E-fuse電路中電路單元的編程操作，在此不再一一贅述。
需要說明的是，所述E-fuse電路每次只能編程一位，即每次只有一個E-fuse電路單元將邏輯值寫入到相對應的QcTQy點，E-fuse電路經(jīng)譯碼器產(chǎn)生不同的控制信號，通過控制信號控制第一電平發(fā)射端、第二電平發(fā)射端和第一電壓發(fā)生端，E-fuse電路依次寫入每個電路單元需要寫入的邏輯值，實現(xiàn)一位一位的編程。
本實施例中，通過每一列E-fuse電路單元共用同一厚氧MOS管，實現(xiàn)了將邏輯I 或者邏輯O寫入相應QcTQnri點的操作，極大的節(jié)省了 E-fuse電路的面積。
所述E-fuse電路單元將相應的邏輯值均寫入到相應的QcTQnri點后，可以由放大器讀出，通過電流鏡結(jié)構(gòu)可判斷所述電路單元存儲的邏輯值，即判斷寫入QcTQlrt點的邏輯值， 所述電流鏡結(jié)構(gòu)是通過在所述E-fuse電路的陣列單元中設(shè)置參考電阻和MOS管實現(xiàn)的；
參見圖5，示出了本發(fā)明一種E-fuse電路的另一實施例的電路結(jié)構(gòu)所述E-fuse電路的m列電路單元中的每一列電路單元還包括參考電阻R1、第二 MOS管N2、第三MOS管N3、第四MOS管N4 ；
需要說明的是，所述電路單元中的熔絲單元fuse未編程時，電阻阻值小，一般為 150歐姆；編程后電阻變大，一般為2000歐姆。
所述參考電阻的阻值一般位于所述熔絲單元fuse的編程前的電阻阻值與編程后的電阻阻值之間，按照上述描述所示，則所述參考電阻的阻值一般位于150歐姆 2000歐姆之間。
所述參考電阻Rl的第一端連接第二電壓發(fā)生端FSl ；
其中，當放大器進行讀操作時，所述第二電壓發(fā)生端FSl為電源電壓VDD，當所述放大器不進行讀操作時，所述第二電壓發(fā)生端FSl接地。
每一列電路單元中的第一薄氧MOS管NI的源極與所述第四MOS管N4的漏極相連；
所述參考電阻Rl的第二端與所述第二 MOS管N2的漏極相連；
所述第二 MOS管N2的源極與所述第三MOS管N3的漏極相連，所述第二 MOS管N2 的柵極連接第三電平發(fā)射端wwl ；
其中，每一列電路單元的第二 MOS管N2的柵極均與第三電平發(fā)射端wwl相連，m列電路單元的第二 MOS管N2的柵極共用一個第三電平發(fā)射端wwl ;具體的，第I列的第二 MOS 管N2的柵極連接到第三電平發(fā)射端wwl ;第2列的第二 MOS管N2的柵極連接到第三電平發(fā)射端wwl，以此類推，第m列的第二 MOS管N2的柵極連接到第三電平發(fā)射端wwl。
所述第三MOS管N3的柵極與所述第四MOS管N4的柵極相連，源極接地；
所述第四MOS管N4的源極接地；
所述第三MOS管N3的柵極與所述第二 MOS管N2的源極相連后形成第一信號端；
其中所述第一薄氧MOS管NO和所述第二 MOS管N2為相同的N溝道MOS管；
其中所述第三薄氧MOS管N3和所述第四MOS管N4為相同的N溝道MOS管。
其中，m列電路單元可以形成m個第一信號端；具體的，第I列電路單元中的所述第三MOS管N3的柵極與所述第二 MOS管N2的源極相連后形成第一信號端RBL0，以此類推， 第m列電路單元中的所述第三MOS管N3的柵極與所述第二 MOS管N2的源極相連后形成第一信號端RBLnrft5
其中，所述E-fuse電路的每一列電路單元均包括參考電阻Rl、第二 MOS管N2、第三MOS管N3、第四MOS管N4，每一列電路單元與參考電阻R1、第二 MOS管N2、第三MOS管 N3、第四MOS管N4的連接方式均如上述連接方式所示，在此不再一一贅述。
當需要將寫入QcTQnrl點的邏輯值通過放大器讀出時，可以比較QcTQnri點和相應的 RBLcTRBLlrt點的電壓值，來判斷相應的電路單元是否被編程；
在通過放大器對所述E-fuse電路進行讀操作時，所述第一電壓發(fā)生端FStl為電源電壓VDD，所述第二電壓發(fā)生端FS1為電源電壓VDD，所述第二電平發(fā)射端BScTBSnrl均為低電平，所述第三電平發(fā)射端胃I為高電平，相應的第一電平發(fā)射端為高電平；
具體的，所述第一電平發(fā)射端WffLtl為高電平時，可通過比較QcTQnri點的電壓值和相對應的RBLcTRBLnrl點電壓值，判斷所述陣列單元中的第I行的電路單元是否被編程，從而確定通過第I行電路單元寫入QcTQy點的邏輯值是I還是邏輯O。
以此類推，所述第一電平發(fā)射端WffLlri為高電平時，可通過比較QcTQnrl點的電壓值和相對應的RBLcTRBLnrl點電壓值，判斷所述陣列單元中的第η行的電路單元是否被編程，從而確定通過第η行電路單元寫入QcTQnri點的邏輯值是I還是邏輯O。
以所述E-fuse電路Qtl點為例，當?shù)谝浑娖桨l(fā)生端WffLtl為高電平時，放大器在讀取Qtl的邏輯值，可以通過比較Qtl點和RBLtl點的電壓值，從而得知第I行第I列的熔絲單元 fuse的阻值和參考電阻Rl的阻值的大小，判斷第I行第I列的電路單元是否被編程，確定通過第I行第I列的電路單元寫入Qtl點的邏輯值是I還是邏輯O ;
需要說明的是，需判斷所述陣列單元的某一電路單元是否被編程時，均如上述所示，可通過比較QcTQnrl點的電壓值和相對應的RBLcTRBLnrl點電壓值即可，在此不再一一贅述。
每一列電路單元中均設(shè)置了參考電阻R1、第二 MOS管N2、第三MOS管N3、第四MOS 管N4，通過控制相應的第一電壓發(fā)生端、第二電壓發(fā)生端、第一電平發(fā)射端、第二電平發(fā)射端和第三電平發(fā)射端，來比較QcTQy點和相對應的RBLcTRBLnri點的電壓值，可以確定相應熔絲單元的阻值，進而判斷相應的電路單元是否被編程；
本實施例中，當放大器將位于QcTQlrt點的邏輯值讀出時，可以將所述參考電阻的第一端接電源電壓，能夠保證QcTQy點和相對應的RBLcTRBLnri點有足夠的電壓差，準確的判斷相應的電路單元是否被編程。
所述E-fuse電阻的QcTQnrl點的邏輯值可以通過相應的放大器讀出，并存儲，從而代替芯片完成輸入邏輯O或者邏輯I的操作。
其中，所述E-fuse電路的邏輯值可由放大器讀出，用來代替芯片相應的失效部分電路輸入邏輯O或者邏輯1，所述放大器的電路結(jié)構(gòu)并不做具體限定，其中，作為一個實施例，如圖6所示；
參見圖6，示出了本發(fā)明一種E-fuse電路的放大器的電路結(jié)構(gòu)圖。
所述E-fuse電路還包括m個放大器，所述陣列單元401中每一列電路單元設(shè)置有一個放大器，所述放大器的第一端與所述第四MOS管的漏極相連，所述放大器的第二端與所述第一信號端相連；
其中，第I列的放大器與第一信號端RBLtl相連,第2列的放大器與第一信號端RBL1 相連，以此類推，第m列的放大器與第一信號端RBLnrl相連；
所述放大器包括第一反相器601、第二反相器602、第一傳輸門G1、第二傳輸門G2 和第五MOS管N5，其中
所述第一反相器601的第一端與所述第二反相器602的第一端均與電源電壓VDD 相連；
所述第一反相器601的第二端與所述第二反相器602的第二端均與所述第五MOS 管N5的漏極相連；
所述第五MOS管N5的柵極與第四電平發(fā)射端SAEN相連，所述第五MOS管N5的源極接地；
所述第一反相器601的第三端與所述第二反相器602的第四端相連，所述第二反相器602的第三端與所述第一反相器601的第四端相連；
所述第一傳輸門Gl的輸入端為所述放大器的第一端,輸出端與所述第一反相器 601的第三端相連，其連接點設(shè)為L點，第一控制端與第四電平發(fā)射端SAEN相連，第二控制端與第五電平發(fā)射端SAEB相連；
所述第二傳輸門G2的輸入端為所述放大器的第二端，輸出端與所述第二反相器 602的第三端相連，其連接點設(shè)為R端，第一控制端與第四電平發(fā)射端SAEN相連，第二控制端與第五電平發(fā)射端SAEB相連。
其中，所述第一傳輸門Gl中的PMOS管的柵極為所述第一傳輸門Gl的第一控制端，所述第一傳輸門Gl中的NMOS管的柵極為所述第一傳輸門Gl的第二控制端。
所述第二傳輸門G2中的PMOS管的柵極為所述第二傳輸門G2的第一控制端，所述第二傳輸門G2中的NMOS管的柵極為所述第二傳輸門G2的第二控制端。
需要說明的是，m列對應m個放大器，即每一列均設(shè)置有一個放大器，其每一個放大器與相應的每一列的電路單元的連接方式均如上述連接方式所示，在此不再一一贅述。
所述陣列單元中有η行m列個電路單元，即設(shè)置有m個放大器，每一列均設(shè)置有一個放大器；
最后通過放大器將的邏輯值讀出，并將其鎖存在第一反相器和第二反相器內(nèi)；
其中，所述第一反相器601包括第六PMOS管P6和 第七NMOS管N7，其中所述第六PMOS管N6的漏極為所述第一反相器的第一端，源極與所述第七MOS管N7的漏極相連后為所述第一反相器的第三端；柵極與所述第七NMOS管N7的柵極相連后為所述第一反相器的第四端，所述第七NMOS管N7的源極為所述第一反相器的第二端；
所述第二反相器602包括第六PMOS管N6和第七NMOS管N7，其中所述第六PMOS 管N6的漏極為所述第二反相器的第一端，源極與所述第七MOS管N7的漏極相連后為所述第二反相器的第三端，柵極與所述第七NMOS管N7的柵極相連后為所述第二反相器的第四端，所述第七NMOS管N7的源極為所述第二反相器的第二端。
在所述放大器進行讀操作時，比較QcTQnrl點和相對應的RBLcTRBLnri點的電壓值， 可以確定相應熔絲單元的阻值，進而判斷相應的電路單元是否被編程，通過第四電平發(fā)射端SAEN與第五電平發(fā)射端SAEB的控制，可以將QcTQnri點與第一信號RBLcTRBLnrl的電壓寫入L點和R點；
以已寫入Qtl點的邏輯值為例，當?shù)谒碾娖桨l(fā)射端SAEN為低電平時，第五電平發(fā)射端SAEB為高電平時，第一傳輸門Gl和第二傳輸門G2打開，Qtl點與RBLtl點的電壓可通過第一傳輸門Gl和第二傳輸門G2寫入電路節(jié)點L點和R點，當電路穩(wěn)定后，第四電平發(fā)射端 SAEN變?yōu)榈碗娖綍r，第五電平發(fā)射端SAEB變?yōu)楦唠娖?，此時，第一傳輸門Gl和第二傳輸門 G2關(guān)閉，將L點和R點的電壓值所存在所述放大器中，經(jīng)過第一反相器601和第二反相器 602將電壓放大，當數(shù)據(jù)穩(wěn)定后，能通過L點和R點將所述邏輯值讀出，用來代替相應芯片完成輸入相應的邏輯O或者邏輯I的操作；
需要說明的是，所述E-fuse電路中每一列的放大器均按上述描述方式進行讀取邏輯值的操作，在此不再一一贅述。
每一列電路單兀均可以設(shè)置有一個放大器，能通過第一傳輸門和第二傳輸門能將 Q0^Qm-!點與相對應的第一信號端RBLcTRBLnri的電壓寫入L點和R點，通過兩個反相器將電壓放大，最后通過L點和R點讀出邏輯值，用來代替芯片完成輸入相應的邏輯O或者邏輯I。
本實施例中，通過將兩個反相器交叉耦合相連，通過這種結(jié)構(gòu)使得MOS管在工藝波動下仍能正常工作，減小了 NBTI效應。
本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。
對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種電子可編程熔絲電路，其特征在于，包括陣列單元和m個厚氧MOS管；其中 所述陣列單元包括nXm個電路單元，所述電路單元包括熔絲單元和第一薄氧MOS管，所述熔絲單元的第一端與所述第一薄氧MOS管的漏極相連； 所述陣列單元中每一列電路單元中的熔絲單元的第二端連接第一電壓發(fā)生端；每一列電路單元中的第一薄氧MOS管的源極與一個厚氧MOS管的漏極相連；所述陣列單元中每一行電路單元中的第一薄氧MOS管的柵極連接一個第一電平發(fā)射端； 所述m個厚氧MOS管的源極均接地，每一個厚氧MOS管的柵極連接一個第二電平發(fā)射端；其中，η和m均為正整數(shù)。
2.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述第一薄氧MOS管和所述厚氧MOS管均為N溝道MOS管。
3.根據(jù)權(quán)利要求I所述的電路，其特征在于，所述陣列單元中每一列電路單元還包括參考電阻、第二 MOS管、第三MOS管、第四MOS管，其中 所述參考電阻的第一端連接第二電壓發(fā)生端； 每一列電路單元中的第一薄氧MOS管的源極與所述第四MOS管的漏極相連； 所述參考電阻的第二端與所述第二 MOS管的漏極相連； 所述第二 MOS管的源極與所述第三MOS管的漏極相連，所述第二 MOS管的柵極連接第三電平發(fā)射端； 所述第三MOS管的柵極與所述第四MOS管的柵極相連，源極接地； 所述第四MOS管的源極接地； 所述第三MOS管的柵極與所述第二 MOS管的源極相連形成第一信號端。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一薄氧MOS管與所述第二MOS管為N溝道MOS管。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第三MOS管與所述第四MOS管為N溝道MOS管。
6.根據(jù)權(quán)利要求3所述的電路，其特征在于，還包括m個放大器，所述陣列單元中每一列電路單元設(shè)置有一個放大器；所述放大器的第一端與所述第四MOS管的漏極相連，所述放大器的第二端與所述第一信號端相連；所述放大器包括第一反相器、第二反相器、第一傳輸門、第二傳輸門和第五MOS管,其中 所述第一反相器的第一端與所述第二反相器的第一端均與電源電壓相連； 所述第一反相器的第二端與所述第二反相器的第二端均與所述第五MOS管的漏極相連； 所述第五MOS管的柵極與第四電平發(fā)射端相連，所述第五MOS管的源極接地； 所述第一反相器的第三端與所述第二反相器的第四端相連，所述第二反相器的第三端與所述第一反相器的第四端相連； 所述第一傳輸門的輸入端為所述放大器的第一端，輸出端與所述第一反相器的第三端相連，第一控制端與第四電平發(fā)射端相連，第二控制端與第五電平發(fā)射端相連； 所述第二傳輸門的輸入端為所述放大器的第二端，輸出端與所述第二反相器的第三端相連，第一控制端與第四電平發(fā)射端相連，第二控制端與第五電平發(fā)射端相連。
7.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述第一反相器包括第六PMOS管和第七NMOS管，其中 所述第六PMOS管的漏極為所述第一反相器的第一端，源極與所述第七NMOS管的漏極相連后為所述第一反相器的第三端，柵極與所述第七NMOS管的柵極相連后為所述第一反相器的第四端；所述第七NMOS管的源極為所述第一反相器的第二端； 所述第二反相器包括第六PMOS管和第七NMOS管，其中 所述第六PMOS管的漏極為所述第二反相器的第一端，源極與所述第七NMOS管的漏極相連后為所述第二反相器的第三端，柵極與所述第七NMOS管的柵極相連后為所述第二反相器的第四端；所述第七NMOS管的源極為所述第二反相器的第二端。
全文摘要
本發(fā)明公開提供了一種電子可編程熔絲電路，所述電子可編程熔絲電路中，電路單元只包括熔絲單元和第一薄氧MOS管，每一列電路單元共用一個厚氧MOS管，與現(xiàn)有技術(shù)相比，極大的減小了厚氧MOS管的數(shù)量，解決了現(xiàn)有技術(shù)中每個電路單元均需采用厚氧MOS管而導致的占用電路面積的問題。
文檔編號G11C17/16GK102982845SQ20121050642
公開日2013年3月20日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者張立軍, 汪齊方, 王子歐, 王媛媛, 鄭堅斌 申請人:蘇州大學