快閃存儲器裝置以及執(zhí)行同步操作的方法
【技術(shù)領域】
[0001]本發(fā)明是有關(guān)一種快閃存儲器，特別是有關(guān)于利用堆疊的存儲器晶粒以及串行外設接口的快閃存儲器裝置。
【背景技術(shù)】
[0002]串行式快閃存儲器已成為傳統(tǒng)并列式快閃存儲器的熱門替代存儲器。串行式快閃存儲器提供許多優(yōu)勢，包括封裝面積小、低接腳數(shù)、簡化印刷電路板布局、低功率消耗、性能堪比并列式快閃存儲器、并且對應的裝置及系統(tǒng)層級的成本較低。串行外設接口廣泛地使用于串行式快閃存儲器，而可通過單位或者多位串行外設接口(包括多位指令和(或)地址輸入以及多位數(shù)據(jù)輸出)進行裝置的配置，目前特別受到歡迎。串行外設接口具有許多優(yōu)點:單位串行外設接口允許廣泛的相容性，而多位串行外設接口與一些快閃存儲器結(jié)合時，在高時序速度下可允許快速的“代碼映射(code shadowing)”至隨機存取存儲器以及“本地執(zhí)行(XIP) ”等編碼儲存應用。
[0003]串行式快閃存儲器通?？商峁?12Kb至IGb的容量。然而，對高密度串行式快閃存儲器而言，較低的每位成本的需求持續(xù)增加。其中，單一的高密度晶粒雖可行但其成本較高，因此可將相同類型的低密度晶粒堆疊組成高密度的串行式快閃存儲器裝置以作為一替代方案。舉例來說，可將密度為256Mb的兩個相同類型的串行式快閃存儲器晶粒堆疊以構(gòu)成容量為512Mb (2x256Mb)的裝置，或者將密度為256Mb的四個相同類型的串行式快閃存儲器晶粒堆疊以構(gòu)成容量為lGb(4x256Mb)的裝置。
[0004]此外，可將不同類型的快閃存儲器晶粒堆疊以構(gòu)成具有不同特性的單一存儲器裝置?？扉W存儲器通常有NOR快閃存儲器以及NAND快閃存儲器，在NOR快閃存儲器中，每個存儲器單元連接于位線以及接地之間，而在NAND快閃存儲器中，數(shù)個存儲器單元串聯(lián)連接于位線以及接地之間。其中，NOR快閃存儲器一般具有低密度、高讀取速度、低寫入速度、低擦除速度以及隨機存取等特性，而NAND快閃存儲器一般具有高密度、中讀取速度、高頁面寫入速度、高擦除速度、以及間接的或者以I/O方式的存取等特性。NOR快閃存儲器因為可進行隨機存取，微處理器通常會使用NOR快閃存儲器進行快速的“代碼映射”至隨機存取存儲器以及“本地執(zhí)行”等應用，而NAND快閃存儲器因其高速序列寫入能力以及高密度但低成本的特性，使其特別適用于數(shù)據(jù)儲存容量需求高的系統(tǒng)。此外，某些類型的NAND快閃存儲器目前已被改進以在代碼映射的應用中提供類似SP1-NOR快閃存儲器的特性。
[0005]具有堆疊晶粒的串行外設接口快閃存儲器裝置的操作技術(shù)目前仍不完善?！癝pans1n Inc., Data Sheet,S70FL256P 256-Mbit CMOS 3.0 Volt Flash Memorywithl04-MHz SPI Multi 1/0 Bus, Revis1n 05, January 30，2013”揭露了將兩個完全相同的128Mb晶粒進行堆疊后，再將個別的/CS接腳焊至封裝上不同的對應接腳所構(gòu)成的串行外設接口快閃存儲器裝置。然而不利的是，其需要通過控制器以提供及管理多個/CS控制信號，此外，多出的/CS接腳需求也會使得該串行外設接口快閃存儲器裝置無法進行八接腳的封裝。
[0006]“Micron Technology Inc.,N25Q512A 1.8V,Multiple I/O Serial FlashMemory, September 2013”揭露了將兩個相異的晶粒堆疊后，除了有關(guān)存儲器的讀取及擦除操作外，就使用者的角度可視為單一裝置的快閃存儲器裝置。然而，上述裝置雖可在八接腳封裝中，進行四元I/O串行外設接口協(xié)議的操作，但其制造成本往往會因其復雜的特殊設計而較高。

【發(fā)明內(nèi)容】

[0007]本發(fā)明提供一種快閃存儲器裝置以及執(zhí)行同步操作的方法，具有串行外設接口(Serial Peripheral Interface, SPI)快閃存儲器的優(yōu)點，以及較高的數(shù)據(jù)儲存容量，并且，在一些實施例中可相容于本地執(zhí)行以及代碼映射的應用。本發(fā)明包括下列的示范實施例。
[0008]本發(fā)明一實施例提供一種快閃存儲器裝置，包括:一第一串行外設接口快閃存儲器晶粒，具有一第一晶粒辨識符，以及第一串行外設接口接腳組；一第二串行外設接口快閃存儲器晶粒，具有一第二晶粒辨識符，以及第二串行外設接口接腳組；以及一封裝，具有以一堆疊配置排列的第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒，以及具有一串行外設接口封裝接腳組，與第一串行外設接口接腳組以及第二串行外設接口接腳組平行耦接。
[0009]本發(fā)明另一實施例提供一種于串行外設接口快閃存儲器裝置中執(zhí)行同步操作的方法，其中串行外設接口快閃存儲器裝置具有包括一晶片選擇接腳的一串行外設接口封裝接腳組。適用于上述方法中的串行外設接口快閃存儲器裝置包括一第一串行外設接口快閃存儲器晶粒，具有一第一晶粒辨識符以及第一串行外設接口接腳組；以及一第二串行外設接口快閃存儲器晶粒，具有一第二晶粒辨識符以及第二串行外設接口接腳組；第一串行外設接口快閃存儲器晶粒與第二串行外設接口快閃存儲器晶粒堆疊，以及第一串行外設接口接腳組以及第二串行外設接口接腳組與串行外設接口封裝接腳組平行耦接。方法包括于串行外設接口快閃存儲器裝置的晶片選擇接腳接收第一晶片選擇主動信號，第一晶片選擇主動信號與平行提供至第一串行外設接口存儲器晶粒以及第二串行外設接口存儲器晶粒；以及結(jié)合接收第一晶片選擇主動信號的步驟，于第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒上執(zhí)行第一晶粒選擇指令以致能第一串行外設接口快閃存儲器晶粒響應一串行外設接口指令集，并致能上述第二串行外設接口快閃存儲器晶粒僅響應一通用指令子集，通用指令子集為串行外設接口指令集的子集并包括晶粒選擇指令。方法還包括自串行外設接口快閃存儲器裝置的晶片選擇接腳接收第一晶片選擇停止信號以終止第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒上的第一晶粒選擇指令的執(zhí)行。方法還包括當?shù)谝淮型庠O接口快閃存儲器晶粒被致能響應串行外設接口指令集時，于串行外設接口快閃存儲器裝置的晶片選擇接腳接收第二晶片選擇主動信號，第二晶片選擇主動信號平行提供至第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒；以及結(jié)合接收第二晶片選擇主動信號的步驟，于第一串行外設接口快閃存儲器晶粒上執(zhí)行非通用指令的第一串行外設接口指令，造成一內(nèi)部自定時操作(internal self-timed operat1n)的執(zhí)行。方法還包括于串行外設接口快閃存儲器裝置的晶片選擇接腳接收第二晶片選擇停止信號以于第一串行外設接口快閃存儲器晶粒上終止第一串行外設接口指令，但不終止內(nèi)部自定時操作。方法還包括于串行外設接口快閃存儲器裝置的晶片選擇接腳上接收第三晶片選擇主動信號，第三晶片選擇主動信號平行提供至第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒；以及結(jié)合接收第三晶片選擇主動信號的步驟，于第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒上執(zhí)行第二晶粒選擇指令以致能第二串行外設接口快閃存儲器晶粒響應上述串行外設接口指令集，并致能第一串行外設接口快閃存儲器晶粒響應通用指令子集，其中所述第二晶粒選擇指令指定一第二晶粒辨識符給所述串行周邊快閃存儲器裝置。方法還包括于串行外設接口快閃存儲器裝置的晶片選擇接腳接收第三晶片選擇停止信號，以終止第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒上第二晶粒選擇指令的執(zhí)行。方法還包括當?shù)诙型庠O接口快閃存儲器晶粒被致能響應串行外設接口指令集時，于串行外設接口快閃存儲器裝置的晶片選擇接腳接收第四晶片選擇主動信號，第四晶片選擇主動信號平行提供至第一串行外設接口快閃存儲器晶粒以及第二串行外設接口快閃存儲器晶粒；以及結(jié)合接收上述第四晶片選擇主動信號的步驟，于第二串行外設接口快