存儲器的讀取電路、存儲裝置及存儲器的讀取方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲技術(shù)領(lǐng)域，尤其涉及存儲器的讀取電路、存儲裝置及存儲器的讀取方法。
【背景技術(shù)】
[0002]閃存(Flash Memory)是一種長壽命的非易失性(在斷電情況下仍能保持所存儲的數(shù)據(jù)信息)的存儲器。在閃存中，數(shù)據(jù)以I和O兩種形式存儲，分別對應(yīng)于擦除單元(Erase cell)和編程單元(Program cell)這兩種基本的存儲器單元。在讀取閃存中數(shù)據(jù)時，需先判斷出存儲器單元的存儲類型是擦除單元還是編程單元，并且在判斷存儲器單元的存儲類型時需要用到敏感放大器(Sense Amplifier, SA)電路。由SA電路組成的陣列通常被稱為敏感陣列(Sense Array)。SA電路在讀取閃存的數(shù)據(jù)時，需要用到偏置比較信號，因此偏置比較信號必須傳送到敏感陣列中所有SA電路。
[0003]圖1和圖2均為現(xiàn)有的存儲裝置的不意圖，如圖1和圖2所不，現(xiàn)有的存儲裝置由存儲器13和讀取電路構(gòu)成，且讀取電路均由敏感陣列11和一個敏感放大器偏置電路12組成，其中，敏感陣列11中的SA電路111有:SA1、SA2……和SAn，其中，η根據(jù)需要可以取不同的自然數(shù)，η個SA電路111共同組成了敏感陣列11。
[0004]如圖1所示，所述敏感放大器偏置電路12與敏感陣列11中位于一端(位于首部或尾部)的SA電路111對應(yīng)設(shè)置，且所述敏感放大器偏置電路12產(chǎn)生第一偏置比較信號和第二偏置比較信號，在敏感陣列11中從第一個SA電路(SAl)歷經(jīng)整個敏感陣列11的長度傳輸?shù)阶詈笠粋€SA電路(SAn)。這種方式存在一個缺點，即對于遠端的SA電路111,例如對于SAn電路，所述偏置比較信號需要經(jīng)歷很長的路徑傳輸才能送到SAn電路，這就大大影響了遠端SA電路111所需偏置比較信號的建立時間，進而影響到SA電路111對存儲陣列的讀取速度。
[0005]同理，如圖2所示，圖2所述的存儲裝置中存儲器的讀取電路中，所述敏感放大器偏置電路12與敏感陣列11中位于中間的SA電路111對應(yīng)設(shè)置，且所述敏感放大器偏置電路12分別朝向首部方向和朝向尾部方向發(fā)送偏置比較信號。雖然對于遠端SA電路111,例如對于SAl電路和SAn電路來說，偏置比較信號的傳輸路徑相比于圖1所示讀取電路中的傳輸路徑已經(jīng)大大縮短，但是傳輸路徑仍然較長，傳輸延時仍然較大，同樣會影響到SA電路111所需的偏置比較信號的建立時間，從而影響到SA電路111對存儲陣列的讀取速度。
[0006]隨著市場需求越來越大，對閃存容量的需求也不斷提高，SA電路的數(shù)量隨之越來越多，使得敏感陣列的長度也越來越長，因此現(xiàn)有的存儲器的讀取電路對存儲芯片的讀取速度較低。

【發(fā)明內(nèi)容】

[0007]有鑒于此，本發(fā)明實施例提供存儲器的讀取電路、存儲裝置及存儲器的讀取方法，以縮短讀取電路中SA電路所需的偏置比較信號的建立時間，進而提高對存儲器芯片的讀取速度。
[0008]本發(fā)明實施例提供了一種存儲器的讀取電路，包括:
[0009]敏感放大器陣列和多個敏感放大器偏置電路，其中，
[0010]所述敏感放大器陣列包括多個敏感放大器電路；
[0011]所述敏感放大器偏置電路，用于向所述敏感放大器陣列中與所述敏感放大器偏置電路對應(yīng)設(shè)置的敏感放大器電路發(fā)送至少一個偏置比較信號。
[0012]進一步地，所述敏感放大器偏置電路分別朝向首部方向和朝向尾部方向發(fā)送所述偏置比較信號，且位于首部的所述敏感放大器偏置電路朝向尾部方向發(fā)送所述偏置比較信號，位于尾部的所述敏感放大器偏置電路朝向首部方向發(fā)送所述偏置比較信號。
[0013]進一步地，所述敏感放大器偏置電路等間距設(shè)置。
[0014]進一步地，當所述偏置比較信號包括第一偏置比較信號和第二偏置比較信號時，第一偏置比較信號為基準電壓，第二偏置比較信號為參考信號。
[0015]進一步地,所述參考信號為參考電壓或參考電流。
[0016]再一方面，本發(fā)明實施例還提供了一種存儲裝置，包括:存儲器和本發(fā)明任意實施例提供的存儲器的讀取電路。
[0017]進一步地，所述存儲器為NOR閃存或NAND閃存。
[0018]另一方面，本發(fā)明實施例還提供的了一種存儲器的讀取方法，包括:
[0019]敏感放大器電路獲取存儲器中待讀取存儲單元的電路信號；
[0020]所述敏感放大器電路從與所述敏感放大器電路對應(yīng)設(shè)置的敏感放大器偏置電路接收偏置比較信號；
[0021]所述敏感放大器電路根據(jù)所述電路信號和所述偏置比較信號，讀取所述待讀取存儲單元中的數(shù)據(jù)。
[0022]進一步地，所述敏感放大器偏置電路等間距設(shè)置。
[0023]進一步地，當所述偏置比較信號包括第一偏置比較信號和第二偏置比較信號，其中第一偏置比較信號為基準電壓，第二偏置比較信號為參考信號時，
[0024]所述敏感放大器電路根據(jù)所述電路信號和所述偏置比較信號，讀取所述待讀取存儲單元中的數(shù)據(jù),包括:
[0025]所述敏感放大器電路根據(jù)所述電路信號和所述參考信號，檢測所述待讀取存儲單元的類型；
[0026]所述敏感放大器電路根據(jù)檢測的所述待讀取存儲單元的類型，讀取所述待讀取存儲單元中的數(shù)據(jù)。
[0027]本發(fā)明實施例提供的存儲器的讀取電路、存儲裝置及存儲器的讀取方法，所述存儲器的讀取電路中包括多個敏感放大器偏置電路，且每個敏感放大器偏置電路分別向與該敏感放大器偏置電路對應(yīng)設(shè)置的敏感放大器電路發(fā)送偏置比較信號，大大縮短了每個偏置比較信號的傳輸路徑，從而縮短了敏感放大器電路所需的偏置比較信號的建立時間，提高了對存儲器芯片的讀取速度。
【附圖說明】
[0028]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0029]圖1為現(xiàn)有存儲器的讀取電路的TJK意圖；
[0030]圖2為現(xiàn)有存儲器的讀取電路的TJK意圖；
[0031]圖3為本發(fā)明第一實施例中的存儲器的讀取電路的示意圖；
[0032]圖4為本發(fā)明第二實施例中的存儲裝置的結(jié)構(gòu)示意圖；
[0033]圖5為本發(fā)明第三實施例中的存儲器的讀取方法的實現(xiàn)流程圖。
【具體實施方式】
[0034]下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部內(nèi)容。
[0035]第一實施例:
[0036]本發(fā)明第一實施例提供一種存儲器的讀取電路。圖3為本發(fā)明第一實施例中的存儲器的讀取電路的示意圖，如圖3所示，存儲器的讀取電路包括:敏感放大器陣列21和多個敏感放大器偏置電路22，其中所述敏感放大器陣列21包括多個敏感放大器電路211。
[0037]該讀取電路中包括四個敏感放大器偏置電路22，分別為第一敏感放大器電路221、第二敏感放大器電路222、第三敏感放大器電路223和第四敏感放大器電路224。敏感陣列11中包括的SA電路211如下:SA1、SA2……和SAn，其中，η根據(jù)存儲器容量的需要可以取不同的自然數(shù)，當存儲器容量增加時，敏感陣列中SA電路211的個數(shù)也隨之增加。
[0038]需要說明的是，本發(fā)明實施例中對敏感放大器偏置電路22的數(shù)量不作限定，只需要大于或等于2即可。
[0039]所述敏感放大器偏置電路22，用于分別向所述敏感放大器陣列21中與所述敏感放大器偏置電路22對應(yīng)設(shè)置的敏感放大器電路211發(fā)送至少一個偏置比較信號。
[0040]每個敏感放大器偏置電路22分別向與該敏感放大器偏置電路22對應(yīng)設(shè)置的SA電路211發(fā)送至少一個偏置比較信號。即，每個敏感放大器偏置電路22可以分別向與該敏感放大器偏置電路22對應(yīng)設(shè)置的SA電路211發(fā)送一個偏置比較信號或可以分別向與該敏感放大器偏置電路22對應(yīng)設(shè)置的SA電路211發(fā)送多個偏置比較信號。由于每個SA電路211只需從與該SA電路211對應(yīng)設(shè)置的敏感放大器偏置電路22中接收到偏置比較信號即可，故大大縮短了 SA電路211所需偏置比較信號的建立時間，進而能夠提高敏感陣列21對存儲器中存儲單元類型的檢測效率，提高了讀取電路對存儲器芯片的讀取速度。
[0041]其中，所述敏感放大器偏置電路22分別朝向首部方向和朝向尾部方向發(fā)送所述偏置比較信號，且位于首部的所述敏感放大器偏置電路221朝向尾部方向發(fā)送所述偏置比較信號；位于尾部的所述