一種存儲單元及包括該存儲單元的nor閃存存儲器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路領(lǐng)域，具體地，涉及一種存儲單元及包括該存儲單元的NOR閃存存儲器。
【背景技術(shù)】
[0002]在現(xiàn)有的NOR(或非)閃存存儲器中，其存儲單元通常如圖1所示，即該存儲單元包括存儲單元陣列20、N型MOS管M2和M3，其中N型MOS管M2和M3并聯(lián)后與存儲單元陣列20中的N型浮柵MOS管的源端連接。這種結(jié)構(gòu)的缺點(diǎn)是:在NOR閃存存儲器的編程(即寫操作)和過擦除校正(Over Erase Correct1n，0EC)操作中，當(dāng)NOR閃存存儲器的電荷栗向存儲單元陣列20的浮柵MOS管的漏端(即位線)DO?Dn-1輸出電壓(該電壓值的大小與浮柵MOS管和MOS管M2、M3的特性有關(guān)，通常為4V)時，會在那些閾值電壓比較低的浮柵MOS管上形成很大的電流，這時由于電荷栗電流負(fù)載的有限性，則有可能拉低該浮柵MOS管的漏端電壓(即使得相應(yīng)字線DO?Dn-1處的電壓低于4V)，這降低了編程和過擦除校正的效率。進(jìn)一步地，如果浮柵MOS管的漏端電壓太低，則甚至有可能使得編程不成功。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的是提供一種存儲單元及包括該存儲單元的NOR閃存存儲器，其能夠避免存儲單元陣列中信息存儲管的漏端電壓下降過多，從而提高了根據(jù)本實(shí)用新型的存儲單元和包括該存儲單元的NOR閃存存儲器的編程效率，增加了編程的可靠性。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種存儲單元，其特征在于，該存儲單元包括存儲單元陣列、MOS管M2、MOS管M3、電阻器RO和開關(guān)電路，所述電阻器RO —端連接所述存儲單元陣列的源端和所述MOS管M3的漏端、另一端連接所述MOS管M2的漏端，所述MOS管M2和所述MOS管M3的源端接地，所述開關(guān)電路連接在所述存儲單元陣列的源端和字線之間。
[0005]優(yōu)選地，所述存儲單元陣列包括多個信息存儲管且所述信息存儲管為浮柵MOS管。
[0006]優(yōu)選地，所述浮柵MOS管、所述MOS管M2和所述MOS管M3均為N型MOS管。
[0007]優(yōu)選地，所述開關(guān)電路由N型或P型MOS管構(gòu)成。
[0008]優(yōu)選地，該存儲單元還包括向所述存儲單元陣列的字線和位線提供電壓的電荷栗電路。
[0009]本實(shí)用新型還提供一種NOR閃存存儲器，其特征在于，該NOR閃存存儲器包括上述的存儲單元。
[0010]通過上述技術(shù)方案，由于在存儲單元陣列的源端與MOS管M2的漏端之間引入了電阻器R0，所以在進(jìn)行編程和過擦除校正操作時能夠避免存儲單元陣列中出現(xiàn)過大的電流，進(jìn)而能夠避免存儲單元陣列的位線電壓下降過多，從而能夠提高根據(jù)本實(shí)用新型的存儲單元和包括該存儲單元的NOR閃存存儲器的編程效率，增加其編程的可靠性。
[0011]本實(shí)用新型的其它特征和優(yōu)點(diǎn)將在隨后的【具體實(shí)施方式】部分予以詳細(xì)說明。
【附圖說明】
[0012]附圖是用來提供對本實(shí)用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實(shí)施方式】一起用于解釋本實(shí)用新型，但并不構(gòu)成對本實(shí)用新型的限制。在附圖中:
[0013]圖1是一種現(xiàn)有存儲單兀的電路圖；
[0014]圖2是根據(jù)本實(shí)用新型一種實(shí)施方式的存儲單元的示例性電路圖；
[0015]圖3是根據(jù)本實(shí)用新型一種實(shí)施方式的存儲單元的另一示例性電路圖；以及
[0016]圖4是根據(jù)本實(shí)用新型一種實(shí)施方式的的存儲單元的又一示例性電路圖。
【具體實(shí)施方式】
[0017]以下結(jié)合附圖對本實(shí)用新型的【具體實(shí)施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實(shí)施方式】僅用于說明和解釋本實(shí)用新型，并不用于限制本實(shí)用新型。
[0018]如圖2所示，根據(jù)本實(shí)用新型一種實(shí)施方式的存儲單元包括存儲單元陣列20、M0S管M2、MOS管M3、電阻器RO和開關(guān)電路10，所述電阻器RO —端連接所述存儲單元陣列20的源端和所述MOS管M3的漏端、另一端連接所述MOS管M2的漏端，所述MOS管M2和所述MOS管M3的源端接地，所述開關(guān)電路10連接在所述存儲單元陣列20的源端S和字線WLO?WLm-1之間。這里，m是正整數(shù)，優(yōu)選是2的倍數(shù)。
[0019]優(yōu)選地，開關(guān)電路10可以由N型或P型MOS管構(gòu)成。當(dāng)然，該開關(guān)電路10也可以采用本領(lǐng)域技術(shù)人員熟知的其他開關(guān)電路，該開關(guān)電路10的主要作用是在過擦除校正操作時使得存儲單元陣列20的源端S的電壓反饋到存儲單元陣列20的字線WLO?WLm-1上，從而使得相應(yīng)的字線WLO?WLm-1與存儲單元陣列20的源端S的電壓相等。
[0020]優(yōu)選地，所述存儲單元陣列20包括多個信息存儲管且所述信息存儲管為浮柵MOS管。優(yōu)選地，浮柵MOS管、MOS管M2和MOS管M3均為N型MOS管。
[0021]圖3示出了另一種示例性的存儲單元電路圖，在該存儲單元電路圖中，存儲單元陣列20包括nXm個N型浮柵MOS管。當(dāng)對圖3所示的存儲單元編程時，在存儲單元陣列20的字線WLO?WLm-1上施加例如9V的電壓，向存儲單元陣列20的位線DO?Dn-1上施加例如4V的電壓，向N型MOS管M2的柵極G2上施加使該N型MOS管M2導(dǎo)通的電壓VCC，將N型MOS管M3的柵極G3接地，而且開關(guān)電路10在編程期間不導(dǎo)通，這樣，存儲單元陣列20中被編程的浮柵MOS管和N型MOS管M2均導(dǎo)通、N型MOS管M3截止，使得被編程的浮柵MOS管的浮柵上聚集電荷，從而實(shí)現(xiàn)對存儲單元陣列20的編程(也即寫操作)。由于在編程期間，電阻器RO形成了源極負(fù)反饋，所以能夠避免存儲單元陣列20中被編程的浮柵MOS管的漏端上的電壓下降過多，從而能夠提高根據(jù)本實(shí)用新型的存儲單元的編程效率，增加其編程的可靠性。
[0022]在對圖3所示的存儲單元進(jìn)行過擦除校正時，開關(guān)電路10導(dǎo)通，使得存儲單元陣列20中正被過擦除校正的浮柵MOS管的柵極(也即相應(yīng)的字線WLO?WLm-1)和源端S的電壓相等，同時向該正被過擦除校正的浮柵MOS管的漏端(也即相應(yīng)的位線DO?Dn-1)上施加例如4V的電壓，向N型MOS管M2的柵極G2上施加使該N型MOS管M2導(dǎo)通的電壓VCC,將N型MOS管M3的柵極G3接地，這樣，由于電阻器RO的引入，能夠避免存儲單元陣列20中正被過擦除校正的浮柵MOS管的漏端電壓下降過多，從而能夠增加過擦除校正的可靠性。同時，由于正被過擦除校正的浮柵MOS管的柵極和源端因開關(guān)電路10的導(dǎo)通而具有相同的電壓，所以也提高了過擦除校正的效率。
[0023]圖4示出了根據(jù)本實(shí)用新型又一種實(shí)施方式的存儲單元的示例性電路圖。圖4所示的存儲單元與圖2所示的存儲單元的區(qū)別在于，圖4所示的存儲單元還包括向存儲單元陣列20的字線WLO?WLm-1和位線DO?Dn-1提供電壓的電荷栗電路11。該電荷栗電路11的結(jié)構(gòu)可以采用本領(lǐng)域技術(shù)人員熟知的任何電荷栗電路結(jié)構(gòu)。而且，由于根據(jù)本實(shí)用新型的存儲單元的結(jié)構(gòu)改進(jìn)，也會進(jìn)而降低對電荷栗電路11的負(fù)載能力的要求，并降低電荷栗電路11的電路面積。
[0024]本實(shí)用新型還提供一種NOR閃存存儲器，該NOR閃存存儲器包括上面描述的任意一種存儲單元。
[0025]以上結(jié)合附圖詳細(xì)描述了本實(shí)用新型的優(yōu)選實(shí)施方式，但是，本實(shí)用新型并不限于上述實(shí)施方式中的具體細(xì)節(jié)，在本實(shí)用新型的技術(shù)構(gòu)思范圍內(nèi)，可以對本實(shí)用新型的技術(shù)方案進(jìn)行多種簡單變型，這些簡單變型均屬于本實(shí)用新型的保護(hù)范圍。
[0026]此外，本實(shí)用新型的各種不同的實(shí)施方式之間也可以進(jìn)行任意組合，只要其不違背本實(shí)用新型的思想，其同樣應(yīng)當(dāng)視為本實(shí)用新型所公開的內(nèi)容。
【主權(quán)項(xiàng)】
1.一種存儲單元，其特征在于，該存儲單元包括存儲單元陣列、MOS管M2、M0S管M3、電阻器RO和開關(guān)電路，所述電阻器RO —端連接所述存儲單元陣列的源端和所述MOS管M3的漏端、另一端連接所述MOS管M2的漏端，所述MOS管M2和所述MOS管M3的源端接地，所述開關(guān)電路連接在所述存儲單元陣列的源端和字線之間。2.根據(jù)權(quán)利要求1所述的存儲單元，其特征在于，所述存儲單元陣列包括多個信息存儲管且所述信息存儲管為浮柵MOS管。3.根據(jù)權(quán)利要求2所述的存儲單元，其特征在于，所述浮柵MOS管、所述MOS管M2和所述MOS管M3均為N型MOS管。4.根據(jù)權(quán)利要求1所述的存儲單元，其特征在于，所述開關(guān)電路由N型或P型MOS管構(gòu)成。5.根據(jù)權(quán)利要求1至4中任一所述的存儲單元，其特征在于，該存儲單元還包括向所述存儲單元陣列的字線和位線提供電壓的電荷栗電路。6.一種NOR閃存存儲器，其特征在于，該NOR閃存存儲器包括權(quán)利要求1至5中任一權(quán)利要求所述的存儲單元。
【專利摘要】本實(shí)用新型涉及集成電路領(lǐng)域，公開了一種存儲單元和包括該存儲單元的NOR閃存存儲器，該存儲單元包括存儲單元陣列、MOS管M2、MOS管M3、電阻器R0和開關(guān)電路，所述電阻器R0一端連接所述存儲單元陣列的源端和所述MOS管M3的漏端、另一端連接所述MOS管M2的漏端，所述MOS管M2和所述MOS管M3的源端接地，所述開關(guān)電路連接在所述存儲單元陣列的源端和字線之間。該存儲單元和包括該存儲單元的NOR閃存存儲器能夠避免存儲單元陣列的位線電壓下降過多，從而提高了其編程效率，增加了編程的可靠性。
【IPC分類】G11C16/10
【公開號】CN204904842
【申請?zhí)枴緾N201520429623
【發(fā)明人】陳繼興, 陶勝
【申請人】四川省豆萁科技股份有限公司
【公開日】2015年12月23日
【申請日】2015年6月19日