專(zhuān)利名稱(chēng)：應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，且特別涉及一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法。
然而，將動(dòng)態(tài)隨機(jī)存取內(nèi)存、閃存、邏輯電路以及高頻(radiofrequency，RF)器件等器件制作在同一芯片上，其彼此之間的電路連結(jié)在電路布局圖的設(shè)計(jì)上較為復(fù)雜。此外，由于不同功能器件的制造方法迥異，因此在系統(tǒng)芯片的制造上，如何將不同功能的器件整合制造在同一芯片上是很重要的。
請(qǐng)參照

圖1所示是公知的一種系統(tǒng)芯片的存儲(chǔ)單元區(qū)的上視圖。圖2所示是公知的一種系統(tǒng)芯片的剖面圖。在圖2中，可劃分為存儲(chǔ)單元區(qū)200以及外圍電路區(qū)202。其中，存儲(chǔ)單元區(qū)200a為圖1中沿著I-I’線的剖面圖。存儲(chǔ)單元區(qū)200b為圖1中沿著II-II’線的剖面圖。
請(qǐng)同時(shí)參照?qǐng)D1與圖2，系統(tǒng)芯片劃分為存儲(chǔ)單元區(qū)200以及外圍電路區(qū)202。在存儲(chǔ)單元區(qū)200的基底100上已形成復(fù)數(shù)條位線102、由氧化硅/氮化硅/氧化硅組成的復(fù)合介電層104、復(fù)數(shù)個(gè)柵極108、抗擊穿離子植入?yún)^(qū)114以及位于柵極108側(cè)壁的間隙壁116。而在外圍電路區(qū)202的P型金氧半導(dǎo)體晶體管(PMOS)器件區(qū)的基底100上已形成介電層106、復(fù)數(shù)個(gè)柵極110、P型淡摻雜源極/漏極區(qū)112(LightDoped Drain，LDD)、源極/漏極區(qū)120以及位于柵極110側(cè)壁的間隙壁118。
在制造上述系統(tǒng)芯片的制程中，利用非等向蝕刻法移除部分介電層(未圖標(biāo))以在柵極108、柵極110的側(cè)壁形成間隙壁116、間隙壁118的步驟中，存儲(chǔ)單元區(qū)200的基底100的表面很容易因過(guò)度蝕刻(Over Ething)，而形成硅凹陷122(Si Recess)。由于基底100表面為離子濃度較高之處，因此，當(dāng)存儲(chǔ)單元區(qū)200的基底100的表面產(chǎn)生硅凹陷時(shí)，會(huì)使得基底100的離子濃度不足而容易產(chǎn)生擊穿現(xiàn)象(PunchThrough)。因而，必須通過(guò)在外圍電路區(qū)202的P型金氧半導(dǎo)體晶體管(PMOS)器件區(qū)的柵極110兩側(cè)的基底100中植入P-型離子。形成P型淡摻雜源極/漏極區(qū)112的步驟中，以較高的離子布植能量進(jìn)行離子植入，以同時(shí)在存儲(chǔ)單元區(qū)200的柵極108之間植入P-型離子，形成抗擊穿離子植入?yún)^(qū)114(Anti-Punch Through Region)。然而，在存儲(chǔ)單元區(qū)200形成抗擊穿離子植入?yún)^(qū)，卻會(huì)因?yàn)镻型離子的擴(kuò)散因素而造成器件起始電壓(Vt)上升，以及會(huì)在源極/漏極的接合(Junction)處產(chǎn)生接合崩潰(Junction Breakdown)等問(wèn)題。
本發(fā)明提供一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，此方法包括提供具有一存儲(chǔ)單元區(qū)與一外圍電路區(qū)的一基底，在此基底的存儲(chǔ)單元區(qū)形成復(fù)數(shù)個(gè)位線后，在基底的存儲(chǔ)單元區(qū)與外圍電路區(qū)分別形成一第一介電層與一第二介電層。接著，在基底的存儲(chǔ)單元區(qū)與外圍電路區(qū)形成復(fù)數(shù)個(gè)柵極。并且進(jìn)行一全面性離子植入步驟，此離子植入步驟的離子植入能量是使所植入的離子足以在外圍電路區(qū)的一P型金氧半導(dǎo)體晶體管器件區(qū)的柵極兩側(cè)的基底中形成復(fù)數(shù)個(gè)P型淡摻雜源極/漏極區(qū)，但無(wú)法存儲(chǔ)單元區(qū)的基底中形成一抗擊穿離子植入?yún)^(qū)。然后，在柵極的側(cè)壁形成復(fù)數(shù)個(gè)間隙壁，其中存儲(chǔ)單元區(qū)之中相鄰的柵極側(cè)壁所形成的間隙壁彼此相連。之后進(jìn)行一離子植入步驟，以在外圍電路區(qū)的P型金氧半導(dǎo)體晶體管器件區(qū)的柵極兩側(cè)的基底中形成復(fù)數(shù)個(gè)P型源極/漏極區(qū)。
根據(jù)本發(fā)明的較佳實(shí)施例所述，由于隨著半導(dǎo)體器件集成度的增加，存儲(chǔ)單元區(qū)的柵極之間的間隙變小，使得后續(xù)形成于柵極的側(cè)壁上的間隙壁會(huì)彼此相連，因此通過(guò)相連間隙壁的阻擋，使存儲(chǔ)單元區(qū)的柵極之間的基底不會(huì)有過(guò)蝕刻的情形，當(dāng)然就不會(huì)造成硅凹陷的現(xiàn)象，也就不需要再對(duì)存儲(chǔ)單元區(qū)的硅凹陷進(jìn)行抗擊穿離子植入。而且，本發(fā)明在進(jìn)行外圍電路區(qū)中的P型金氧半導(dǎo)體晶體管器件區(qū)的P型輕微摻雜的源極/漏極區(qū)的離子植入步驟中，以僅能穿透外圍電路區(qū)的P型金氧半導(dǎo)體晶體管的基底表面，而無(wú)法穿透存儲(chǔ)單元區(qū)的基底表面的能量，只會(huì)在外圍電路區(qū)形成P型淡摻雜源極/漏極區(qū)，而不會(huì)在存儲(chǔ)單元區(qū)形成抗擊穿離子植入?yún)^(qū)。當(dāng)然就不會(huì)造成因P型離子的擴(kuò)散因素而造成起始電壓(Vt)上升，以及會(huì)在源極/漏極的接合(Junction)處產(chǎn)生接合崩潰(Junction Breakdown)等問(wèn)題。
因此，本發(fā)明所公開(kāi)的一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，可以防止存儲(chǔ)單元區(qū)產(chǎn)生硅凹陷，同時(shí)不需要對(duì)存儲(chǔ)單元區(qū)進(jìn)行抗擊穿植入，可以提高器件效能。
圖中標(biāo)記分別為100、300基底102、302位線104、106、304、306介電層108、110、308、310柵極112、312淡摻雜源極/漏極區(qū)114抗擊穿離子植入?yún)^(qū)116、118、314、316間隙壁120、318源極/漏極區(qū)122硅凹陷200、200a、200b、400、400a、400b存儲(chǔ)單元區(qū)202、402外圍電路區(qū)以下根據(jù)附圖，詳細(xì)說(shuō)明本發(fā)明較佳實(shí)施例的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法。圖3所示是本發(fā)明較佳實(shí)施例的一種系統(tǒng)芯片的存儲(chǔ)單元區(qū)的上視圖。圖4A至圖4C所示是本發(fā)明較佳實(shí)施例的一種系統(tǒng)芯片的制造流程剖面圖。在圖4A與圖4C中可劃分為存儲(chǔ)單元區(qū)400以及外圍電路區(qū)402。其中，存儲(chǔ)單元區(qū)400a為圖3中沿著III-III’線的剖面圖。存儲(chǔ)單元區(qū)400b為圖3中沿著IV-IV’線的剖面圖。
首先，請(qǐng)參照?qǐng)D3與圖4A，提供一基底300，在此基底300上形成復(fù)數(shù)條位線302。形成位線302的方法例如是先在基底300上形成一圖案化的光阻層(未圖標(biāo))，然后進(jìn)行一離子植入過(guò)程，在圖案化的光阻層所裸露的基底300中植入N+型離子，再移除圖案化光阻層，而形成位線302。
接著，在存儲(chǔ)單元區(qū)400形成一層復(fù)合介電層304以及在外圍電路區(qū)402形成一層介電層306，復(fù)合介電層304例如是由氧化硅/氮化硅/氧化硅所組成，形成復(fù)合介電層304的方法例如是化學(xué)氣相沉積法(Chemical Vapor Deposition，CVD)。介電層306的材質(zhì)例如是氧化硅，形成介電層306的方法例如是熱氧化法(Thermal Oxidation)。其中，在存儲(chǔ)單元區(qū)400形成一層復(fù)合介電層304以及在外圍電路區(qū)402形成一介電層306的步驟例如是先形成一層光阻層(未圖標(biāo))覆蓋住存儲(chǔ)單元區(qū)400并裸露外圍電路區(qū)402，接著在外圍電路區(qū)402的基底300上形成介電層306后，移除覆蓋住存儲(chǔ)單元區(qū)400的光阻層。然后，再形成另一層光阻層(未圖標(biāo))覆蓋住外圍電路區(qū)402并裸露存儲(chǔ)單元區(qū)400，接著在存儲(chǔ)單元區(qū)400的基底300上形成一層復(fù)合介電層304，再移除覆蓋住外圍電路區(qū)402的光阻層。當(dāng)然也可以先形成一層光阻層(未圖標(biāo))覆蓋住外圍電路區(qū)402并裸露存儲(chǔ)單元區(qū)400，接著在存儲(chǔ)單元區(qū)400的基底300上形成一層復(fù)合介電層304后，移除覆蓋住外圍電路區(qū)402的光阻層。然后，再形成另一層光阻層(未圖標(biāo))覆蓋住存儲(chǔ)單元區(qū)400并裸露外圍電路區(qū)402，接著在外圍電路區(qū)402的基底300上形成介電層306后，移除覆蓋住存儲(chǔ)單元區(qū)400的光阻層。
接著，請(qǐng)參照?qǐng)D3與圖4B，在基底300上形成一層導(dǎo)體層(未圖標(biāo))，此導(dǎo)體層的材質(zhì)例如是摻雜復(fù)晶硅，形成導(dǎo)體層的方法例如是以臨場(chǎng)(In-Situ)摻雜離子的方式，利用化學(xué)氣相沉積法在基底300上形成一層摻雜多晶硅層。接著，利用微影蝕刻工藝，圖案化此導(dǎo)體層以在存儲(chǔ)單元區(qū)400形成復(fù)數(shù)個(gè)柵極308以及在外圍電路區(qū)402形成復(fù)數(shù)個(gè)柵極310。
然后，進(jìn)行一全面性的離子植入步驟，以外圍電路區(qū)402的P型金氧半導(dǎo)體晶體管器件區(qū)的柵極310為罩幕，在柵極310兩側(cè)的基底300中植入P-離子，以形成P型淡摻雜源極/漏極區(qū)312。其中，離子植入步驟的能量控制在使植入的離子能夠在外圍電路區(qū)402的P型金氧半導(dǎo)體晶體管器件區(qū)的柵極310兩側(cè)的基底300中形成P型淡摻雜源極/漏極區(qū)312，但卻無(wú)法在存儲(chǔ)單元區(qū)400的基底300中形成抗擊穿離子植入?yún)^(qū)。
接著，請(qǐng)參照?qǐng)D4C，在整個(gè)基底300上形成一層介電層(未圖標(biāo))，此介電層的材質(zhì)例如是氧化硅或氮化硅，形成介電層的方法例如是化學(xué)氣相沉積法。然后，移除部分介電層以在存儲(chǔ)單元區(qū)400的柵極308的側(cè)壁形成間隙壁314以及在外圍電路區(qū)402的柵極310的側(cè)壁形成間隙壁316。移除部分介電層的方法例如是非等向性蝕刻法。由于隨著半導(dǎo)體器件集成度的增加，使得存儲(chǔ)單元區(qū)400的柵極308之間的間隙變小，所沉積的介電層會(huì)填滿存儲(chǔ)單元區(qū)400的柵極308之間的間隙，使得后續(xù)的在柵極108的側(cè)壁上形成之間隙壁314的過(guò)程中，柵極308之間的介電層不會(huì)被完全移除，也就是柵極308之間的間隙壁314會(huì)彼此相連，因此柵極308之間的基底300不會(huì)有過(guò)蝕刻的情形，當(dāng)然就不會(huì)造成硅凹陷的現(xiàn)象，也就不需要再對(duì)存儲(chǔ)單元區(qū)400的硅凹陷進(jìn)行抗擊穿離子植入。
然后，以外圍電路區(qū)402中間隙壁316與柵極310為罩幕，進(jìn)行一離子植入步驟，在外圍電路區(qū)402的P型金氧半導(dǎo)體晶體管器件區(qū)的柵極310兩側(cè)的基底300中植入P+型離子，以形成源極/漏極區(qū)318。
之后，完成系統(tǒng)芯片的過(guò)程為熟知此項(xiàng)技術(shù)者所能輕易實(shí)現(xiàn)的，因此不再贅述。
根據(jù)上述本發(fā)明的較佳實(shí)施例所述，由于存儲(chǔ)單元區(qū)的柵極之間的間隙壁會(huì)彼此相連，因此通過(guò)相連間隙壁的阻擋，使存儲(chǔ)單元區(qū)的柵極之間的基底不會(huì)有過(guò)蝕刻的情形，當(dāng)然就不會(huì)造成硅凹陷的現(xiàn)象，也就不需要再對(duì)存儲(chǔ)單元區(qū)的硅凹陷進(jìn)行抗擊穿離子植入。而且，本發(fā)明在進(jìn)行外圍電路區(qū)的P型金氧半導(dǎo)體晶體管器件區(qū)的P型輕微摻雜的源極/漏極區(qū)的離子植入步驟中，以僅能穿透外圍電路區(qū)的P型金氧半導(dǎo)體晶體管器件區(qū)的基底表面，而無(wú)法穿透存儲(chǔ)單元區(qū)的基底表面的能量，只會(huì)在外圍電路區(qū)的P型金氧半導(dǎo)體晶體管器件區(qū)形成P型淡摻雜源極/漏極區(qū)，而不會(huì)在存儲(chǔ)單元區(qū)形成抗擊穿離子植入?yún)^(qū)。當(dāng)然就不會(huì)造成因P型離子的擴(kuò)散因素而造成起始電壓(Vt)上升，以及會(huì)在源極/漏極的接合(Junction)處產(chǎn)生接合崩潰(JunctionBreakdown)等問(wèn)題。
因此，本發(fā)明所公開(kāi)的一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，可以防止存儲(chǔ)單元區(qū)產(chǎn)生硅凹陷，同時(shí)不需要對(duì)存儲(chǔ)單元區(qū)進(jìn)行抗擊穿植入，可以提高器件效能。
雖然本發(fā)明已以一較佳實(shí)施例公開(kāi)如上，但其并非用以限定本發(fā)明，任何熟悉該項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)所作的更動(dòng)與潤(rùn)飾，均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該方法包括提供一基底，該基底包括一存儲(chǔ)單元區(qū)與一外圍電路區(qū)；在該基底的該存儲(chǔ)單元區(qū)形成復(fù)數(shù)個(gè)位線；在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)分別形成一第一介電層與一第二介電層；在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)形成復(fù)數(shù)個(gè)柵極；進(jìn)行一全面性離子植入步驟，該離子植入步驟的離子植入能量使所植入的離子足以在該外圍電路區(qū)的一P型金氧半導(dǎo)體晶體管器件區(qū)的該些柵極兩側(cè)的該基底中形成復(fù)數(shù)個(gè)P型淡摻雜源極/漏極區(qū)，但無(wú)法在該存儲(chǔ)單元區(qū)的該基底中形成一抗擊穿離子植入?yún)^(qū)；在該些柵極的側(cè)壁形成復(fù)數(shù)個(gè)間隙壁，其中該存儲(chǔ)單元區(qū)之中相鄰的該些柵極側(cè)壁所形成的該些間隙壁彼此相連；進(jìn)行一離子植入步驟，以在該外圍電路區(qū)的該P(yáng)型金氧半導(dǎo)體晶體管器件區(qū)的該些柵極兩側(cè)的該基底中形成復(fù)數(shù)個(gè)P型源極/漏極區(qū)。
2.根據(jù)權(quán)利要求1所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該第一介電層的材質(zhì)包括氧化硅/氮化硅/氧化硅層。
3.根據(jù)權(quán)利要求2所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于形成該第一介電層的方法包括化學(xué)氣相沉積法。
4.根據(jù)權(quán)利要求1所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該第二介電層的材質(zhì)包括氧化硅。
5.根據(jù)權(quán)利要求4所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于形成該第二介電層的方法包括熱氧化法。
6.根據(jù)權(quán)利要求1所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于在該基底的該存儲(chǔ)單元區(qū)形成該些位線的步驟包括在該周邊電路區(qū)形成一圖案化光阻層；進(jìn)行一離子植入步驟，在該圖案化光阻層所暴露的該基底中植入N+型離子。
7.根據(jù)權(quán)利要求1所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于在該些柵極的側(cè)壁形成該些間隙壁的步驟包括在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)上形成一介電層，以及進(jìn)行一非等向性蝕刻工藝，移除部分該介電層。
8.根據(jù)權(quán)利要求1所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)分別形成該第一介電層與該第二介電層的步驟包括在該基底上形成一第一光阻層覆蓋該存儲(chǔ)單元區(qū)并裸露該外圍電路區(qū)；在該外圍電路區(qū)的該基底上形成該第二介電層；移除該第一光阻層；在該基底上形成一第二光阻層覆蓋該外圍電路區(qū)并裸露該存儲(chǔ)單元區(qū)；在該存儲(chǔ)單元區(qū)的該基底上形成一第一介電層；移除該第二光阻層。
9.一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該方法包括提供一基底，該基底包括一存儲(chǔ)單元區(qū)與一外圍電路區(qū)，且該存儲(chǔ)單元區(qū)已形成復(fù)數(shù)個(gè)位線與一第一介電層，該外圍電路區(qū)已形成一第二介電層；在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)形成復(fù)數(shù)個(gè)柵極；在該外圍電路區(qū)的一P型金氧半導(dǎo)體晶體管器件區(qū)的該些柵極兩側(cè)的該基底中形成復(fù)數(shù)個(gè)P型淡摻雜源極/漏極區(qū)，在該存儲(chǔ)單元區(qū)的該基底中不形成一抗擊穿離子植入?yún)^(qū)；在該基底的該存儲(chǔ)單元區(qū)與該外圍電路區(qū)形成一第三介電層，且該第三介電層填滿該存儲(chǔ)單元區(qū)之中相鄰的該些柵極之間的間隙；進(jìn)行一非等向性蝕刻過(guò)程，移除部分該第三介電層，以在該些柵極的側(cè)壁形成復(fù)數(shù)個(gè)間隙壁，其中該存儲(chǔ)單元區(qū)之中相鄰的該些柵極之間的間隙中的該第三介電層未被移除；進(jìn)行一離子植入步驟，以在該外圍電路區(qū)的該P(yáng)型金氧半導(dǎo)體晶體管器件區(qū)的該些柵極兩側(cè)的該基底中形成復(fù)數(shù)個(gè)P型源極/漏極區(qū)。
10.根據(jù)權(quán)利要求9所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該第一介電層的材質(zhì)包括氧化硅/氮化硅/氧化硅層。
11.根據(jù)權(quán)利要求10所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于形成該第一介電層的方法包括化學(xué)氣相沉積法。
12.根據(jù)權(quán)利要求9所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于該第二介電層的材質(zhì)包括氧化硅。
13.根據(jù)權(quán)利要求12所述的應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，其特征在于形成該第二介電層的方法包括熱氧化法。
全文摘要
一種應(yīng)用于系統(tǒng)芯片的半導(dǎo)體器件的制造方法，提供具有存儲(chǔ)單元與外圍電路區(qū)的基底，在此基底的存儲(chǔ)單元形成復(fù)數(shù)個(gè)位線與第一介電層，以及在外圍電路區(qū)形成第二介電層。接著，在存儲(chǔ)單元區(qū)與外圍電路區(qū)形成復(fù)數(shù)個(gè)柵極后，以僅能夠穿透外圍電路區(qū)的基底表面但無(wú)法穿透存儲(chǔ)單元區(qū)的基底表面的能量進(jìn)行P型金氧半導(dǎo)體晶體管的淡摻雜源極/漏極區(qū)的離子植入。然后，在柵極的側(cè)壁形成復(fù)數(shù)個(gè)間隙壁，其中形成在存儲(chǔ)單元區(qū)中相鄰的柵極側(cè)壁的間隙壁彼此相連。之后，再在外圍電路區(qū)的P型金氧半導(dǎo)體晶體管器件區(qū)的柵極兩側(cè)的基底中形成復(fù)數(shù)個(gè)P型源極/漏極區(qū)。
文檔編號(hào)H01L21/82GK1420542SQ0113618
公開(kāi)日2003年5月28日 申請(qǐng)日期2001年11月21日 優(yōu)先權(quán)日2001年11月21日
發(fā)明者葉彥宏, 范左鴻, 林宏穗, 卓世耿, 劉慕義, 詹光陽(yáng), 盧道政 申請(qǐng)人:旺宏電子股份有限公司