專利名稱：一種整合高壓元件制程及混合信號元件制程的方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言是與半導(dǎo)體制造有關(guān)，更明確地，是關(guān)于一種整合高壓元件制程及混合信號元件制程之的法。
依據(jù)本發(fā)明的一實施例，一種整合高壓元件制程及混合信號元件制程的方法包含提供一半導(dǎo)體基底；在半導(dǎo)體基底上界定井區(qū)；以場氧化物界定活性區(qū)；在活性區(qū)上形成閘極氧化物；形成第一多晶硅于活性區(qū)及場氧化物上；沉積電容電介質(zhì)于場氧化物上的第一多晶硅上；沉積第二多晶硅于電容電介質(zhì)上以成型電容器；執(zhí)行雙重擴(kuò)散漏極(DDD)植入以形成高壓元件的源極/漏極區(qū)；執(zhí)行輕摻雜漏極(LDD)植入以形成輕摻雜區(qū)域；形成間隔物；及執(zhí)行源極/漏極植入。
圖2A至2E顯示0.35微米HV DDD元件制程的流程；及圖3A至3E顯示依據(jù)本發(fā)明的整合高壓元件制程及混合信號元件制程的方法。
首先參考

圖1A至1E，其代表一種混合信號半導(dǎo)體元件的已知的制程。所謂混合信號，指的是一種數(shù)字信號與模擬信號共存的半導(dǎo)體元件，其中數(shù)字信號產(chǎn)生單元以晶體管為代表而模擬信號產(chǎn)生單元以電容器為代表。因此，混合信號積體電路通常是藉由整合一電容器及一互補金氧半導(dǎo)體(CMOS)而形成。
圖1A顯示于一半導(dǎo)體基底100上形成一N井區(qū)112及一P井區(qū)114。圖1B顯示形成場氧化物120以分別于N井區(qū)112及P井區(qū)114中界定活性區(qū)125。圖1C顯示于活性區(qū)125上形成閘極氧化物層132，接著依序于閘極氧化物層132上生長第一多晶硅(Poly-Si)層134及硅化鎢(WSix)層136(一般稱為閘極堆疊)；同時，亦于欲形成電容器140的場氧化物120’上生長類似的第一多晶硅層134’及硅化鎢層136，以當(dāng)作電容器140的下平板(參考圖1D)。圖1D顯示沉積一電容電介質(zhì)142于硅化鎢層136’之上，并接著沉積第二多晶硅層144(其系當(dāng)作電容的上平板)于電容電介質(zhì)142上以成型電容器140。最后，圖1E顯示執(zhí)行輕摻雜漏極(LDD)植入于活性區(qū)125，而后形成間隔物，并接著執(zhí)行源極/漏極植入以形成晶體管150。
以上即為已知的0.35微米混合信號元件的前端制程。
圖2A至2E顯示0.35微米半導(dǎo)體制程中的一種已知的HV DDD元件制程的流程。圖2A顯示于一半導(dǎo)體基底200上藉由植入以形成一N井區(qū)212及一P井區(qū)214。圖2B顯示形成場氧化物220以分別于N井區(qū)212及P井區(qū)214中界定活性區(qū)225。圖2C顯示于活性區(qū)225上形成閘極氧化物層232，接著依序于閘極氧化物層132上生長一多晶硅(Poly-Si)層234、硅化鎢(WSix)層236及TESO氧化物層238。圖2D顯示于欲形成HV元件240的漏極(或源極)執(zhí)行DDD植入244。在圖2D所示的情況下系執(zhí)行DDD植入于NMOS的源極/漏極區(qū)，故亦稱為NDD植入。最后，圖2E顯示于HV元件240的源極(或漏極)以及于LV元件242的源極/漏極執(zhí)行LDD植入。
以上即為已知的一種0.35微米HV DDD元件的前端制程。
圖3A至3E顯示依據(jù)本發(fā)明以整合圖2A至2E的高壓元件制程及圖1A至1E的混合信號元件制程的方法。首先，如圖3A所示，在一半導(dǎo)體基底300上形成一N井區(qū)312及一P井區(qū)314。圖3B顯示形成場氧化物320以分別于N井區(qū)312及P井區(qū)314中界定活性區(qū)325。圖3C顯示于活性區(qū)325上形成閘極氧化物層332，接著依序于閘極氧化物層332上生長第一多晶硅(Poly-Si)層334及硅化鎢(WSix)層336(一般稱為閘極堆疊)；同時，亦于欲形成電容器340的場氧化物320’上生長類似的第一多晶硅層334’及硅化鎢層336’以當(dāng)作電容器340的下平板(參考圖3D)。圖3D顯示沉積一電容電介質(zhì)342于硅化鎢層336’之上，并接著沉積第二多晶硅層344(其是當(dāng)作電容的上平板)于電容電介質(zhì)342上以成型電容器340。需注意，上述圖3A至3D的制造程序與圖1A至1D的制造程序完全相同，因此，本發(fā)明具有沿用原本MS之前半段制程而無須重新開發(fā)全新制程的優(yōu)點。
接下來，如圖3E所示，于欲形成HV元件350在漏極(或源極)執(zhí)行DDD(NDD)植入352，然后依序執(zhí)行LDD植入、間隔物形成及一般源極/漏極植入。至此，一種依據(jù)本發(fā)明以結(jié)合高壓元件的前端制程及混合信號元件的前端制程的方法便完成。需注意，當(dāng)圖3E所示的制造程序完成后，上述DDD植入是連同LDD植入而僅需單一退火程序即可。因此本發(fā)明具有免除高壓元件制程的DDD植入后及混合信號元件制程的LDD植入后須分別執(zhí)行退火的優(yōu)點。
本發(fā)明的許多特征及優(yōu)點可藉由上述說明而變得清楚明白。此外，因為那些熟悉本技術(shù)領(lǐng)域者可輕易地對本發(fā)明做出修飾及改變，所以本發(fā)明不應(yīng)被限定于上述的確切結(jié)構(gòu)及程序，而所有適當(dāng)?shù)男揎椉捌渫任锞杀粴w屬于本發(fā)明的范圍內(nèi)。故本發(fā)明是由后附申請專利范圍所界定而不應(yīng)由此處的詳細(xì)敘述所限制。
權(quán)利要求
1.一種整合高壓元件制程及混合信號元件制程的方法，包括混合信號元件制程的前段制造程序；執(zhí)行雙重擴(kuò)散漏極植入以形成高壓元件；執(zhí)行輕摻雜漏極植入以形成輕摻雜區(qū)域；形成間隔物；及執(zhí)行源極/漏極植入。
2.如權(quán)利要求1所述的方法，其特征在于，混合信號元件制程的前段制造程序包括提供一半導(dǎo)體基底；于半導(dǎo)體基底上界定井區(qū)；以場氧化物界定活性區(qū)；于活性區(qū)上形成閘極氧化物；形成第一多晶硅于活性區(qū)及場氧化物上；沉積電容電介質(zhì)于場氧化物上的第一多晶硅上；及沉積第二多晶硅于電容電介質(zhì)上以成型電容器。
3.如權(quán)利要求1所述的方法，其特征在于，雙重擴(kuò)散漏極包含執(zhí)行于NMOS上的DDN及執(zhí)行于PMOS上的DDP。
4.如權(quán)利要求1或3所述的方法，其特征在于，高壓元件的源極及漏極均執(zhí)行雙重擴(kuò)散漏極植入。
5.如權(quán)利要求1或3所述的方法，其特征在于，高壓元件的源極與漏極的其中之一是執(zhí)行雙重擴(kuò)散漏極植入，而源極與漏極的另一是執(zhí)行輕摻雜漏極植入。
全文摘要
本發(fā)明提供一種整合高壓元件制程及混合信號元件制程的方法，包含提供一半導(dǎo)體基底；在半導(dǎo)體基底上界定井區(qū)；以場氧化物界定活性區(qū)；于活性區(qū)上形成閘極氧化物；形成第一多晶硅于活性區(qū)及場氧化物上；沉積電容電介質(zhì)于場氧化物上的第一多晶硅上；沉積第二多晶硅于電容電介質(zhì)上以成型電容器；執(zhí)行雙重擴(kuò)散漏極(DDD)植入以形成高壓元件的源極/漏極區(qū)；執(zhí)行輕摻雜漏極(LDD)植入以形成輕摻雜區(qū)域；形成間隔物；及執(zhí)行源極/漏極植入。
文檔編號H01L21/70GK1466186SQ0215518
公開日2004年1月7日 申請日期2002年12月18日 優(yōu)先權(quán)日2002年12月18日
發(fā)明者史望澄, 徐佳明, 何學(xué)緬 申請人:中芯國際集成電路制造(上海)有限公, 中芯國際集成電路制造(上海)有限公司