專利名稱：高壓元件與高壓元件的頂層的制造方法
技術領域：
本發(fā)明涉及一種半導體元件及其構件的制造方法，且特別涉及一種高壓 元件以及高壓元件的頂層的制造方法。
背景技術：
隨著集成電路的蓬勃發(fā)展，電子產品的種類繁多且日新月異，其中，在 高電壓的系統(tǒng)中便需要設計能夠耐受高壓的高壓元件。以橫向擴散金屬氧化
物半導體(LDMOS)元件為例，具有高擊穿電壓Vbd以及在操作時的低導通阻 值CRoJ是十分重要的。
一般而言，目前在的LDMOS元件中，會設置有場平板以利用其遮蔽效 應，降低電場的集聚。另外，在阱區(qū)中也會設置有相反導電型的頂層，以提 高LDMOS元件在關閉狀態(tài)(Off state)下的擊穿電壓(Breakdown Voltage)。這 種具有頂層的高壓元件在關閉狀態(tài)下，其擊穿電壓可高達564伏特。
然而，由于頂層的導電型與阱區(qū)相反，連帶地會使得元件中的溝道阻值 升高，降低了元件的操作速度。再者，此種具有已知的頂層的高壓元件，在 開啟狀態(tài)(Onstate)下，無法維持足夠的擊穿電壓，而大大削弱'了元件的應用。 請參考圖3，圖3是依照已知一種高壓元件于柵極電壓為15伏特時，內部電 壓與總電流的關系圖。由圖中可知，當內部電壓超過280伏特的時候，就產 生了十分明顯的電擊穿現(xiàn)象，電流一路上升。也就是說，此種高壓元件在開 啟狀態(tài)時，擊穿電壓僅為280伏特，無法達到元件的需求。

發(fā)明內容
本發(fā)明提供一種高壓元件，可以在關閉狀態(tài)與開啟狀態(tài)皆維持一定的高 擊穿電壓。
本發(fā)明提供一種高壓元件的頂層的制造方法，利用注入區(qū)域大小不同的 兩次離子注入工藝，形成一層頂層，此頂層的不同部分具有不同的厚度，而 能夠增進高壓元件的擊穿電壓。本發(fā)明提出一種高壓元件，包括第一導電型的基底、柵極、第二導電型 的阱區(qū)、第二導電型的源極區(qū)與漏極區(qū)、多個導電層以及第一導電型的頂層。 柵極設置于基底上，第二導電型的阱區(qū)設置于柵極一側的基底中，第二導電 型源極區(qū)則設置于柵極另 一側的基底中。第二導電型的漏極區(qū)設置于阱區(qū) 中。多個導電層設置于柵極與漏極區(qū)之間的基底上。第一導電型的頂層設置 于阱區(qū)的基底中，其中，接近柵極的這部分頂層的厚度大于遠離柵極的這部 分頂層的厚度。
在本發(fā)明的一實施例中，上述的高壓元件，其中頂層包括接近柵極的第 一部分與遠離4t極的第二部分，且第一部分厚于第二部分。
在本發(fā)明的一實施例中，上述的高壓元件，其中頂層上方的其中一導電 層，覆蓋住第一部分與第二部分之間的交界處。
在本發(fā)明的一實施例中，上述的高壓元件，其中頂層遠離柵極的末端， 位于導電層下方。
在本發(fā)明的一實施例中，上述的高壓元件，其中第一部分的橫向尺寸約
占頂層橫向尺寸的25% ~50%。
在本發(fā)明的一實施例中，上述的高壓元件，其中這些導電層是作為場平 板之用。
在本發(fā)明的一實施例中，上述的高壓元件，其中阱區(qū)延伸至柵極下方的
基底中。
在本發(fā)明的一實施例中，上述的高壓元件，其中第一導電型為P型。 在本發(fā)明的一實施例中，上述的高壓元件，其中第二導電型為N型。 本發(fā)明提出一種高壓元件的頂層的制造方法，適用于第一導電型的基 底，基底上已形成有至少柵極與多個導電層，柵極一側的基威中形成有第二 導電型的阱區(qū)，且這些導電層位于阱區(qū)的基底上，此方法例如是先進行第一 離子注入工藝，在預定區(qū)域注入第一導電型離子，預定區(qū)域位于阱區(qū)的基底 中且接近柵極，預定區(qū)域包括接近柵極的第一區(qū)域。接著進行第二離子注入 工藝，在第一區(qū)域的基底中注入第一導電型離子。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中預定 區(qū)域上方的其中 一導電層，覆蓋住第 一 區(qū)域遠離柵極的末端。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中預定 區(qū)域遠離沖冊極的末端，位于導電層下方。在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中第一
區(qū)域的橫向尺寸約為預定區(qū)域的橫向尺寸的25% ~50%。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中第二 離子注入工藝與第一離子注入工藝的注入劑量約略相同。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中第二 離子注入工藝與第 一 離子注入工藝的注入能量約略相同。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中柵極 與這些導電層是于同一步驟中所形成的。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中在預 定區(qū)域注入第 一導電型離子的方法包括先在基底上形成圖案化掩模層，棵露 出預定區(qū)域，然后進行第一離子注入工藝，在預定區(qū)域注入第一導電型離子。 繼而再移除圖案化掩模層。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中在第 一區(qū)域注入第 一導電型離子的方法例如是先在基底上形成圖案化掩模層，棵 露出第一區(qū)域。接著，進行第二離子注入工藝，在預定區(qū)域注入第一導電型 離子。然后再移除圖案化掩模層。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中第一 導電型為p型。
在本發(fā)明的一實施例中，上述的高壓元件的頂層的制造方法，其中第二
導電型為N型。
本發(fā)明因于高壓元件中采用了 一層頂層，此頂層在不同部分具有不同的 厚度，因此既可以兼顧關閉狀態(tài)下的高擊穿電壓，又可以提高元件在開啟狀 態(tài)下的高擊穿電壓，使高壓元件可以耐受較高的電壓，在高壓系統(tǒng)中正常地 運作。 .
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并 配合所附圖示，作詳細i^明如下。


圖1A至圖1C是依照本發(fā)明一實施例的一種高壓元件的制造流程剖面圖。
圖2A是依照本發(fā)明 一 實驗例的高壓元件在關閉狀態(tài)下的內部電壓與總電流的關系圖。
圖2B是依照本發(fā)明一實驗例的高壓元件在柵極電壓為15伏特下的內部
電壓與總電流的關系圖。
圖3是已知一種高壓元件在柵極電壓為15伏特下的內部電壓與總電流 的關系圖。
附圖標記說明100基底
110.阱區(qū)
115:預定區(qū)域
115a:第一區(qū)域115b:第二區(qū)域120介電層
130柵極
140導電層
145、155:圖案化掩模層
150第一離子注入工藝
160第二離子注入工藝
170:摻雜層
180:頂層
180a:第一部分180b:第二部分190:源極區(qū)
195:漏極區(qū)
具體實施例方式
圖1A至圖1C是繪示本發(fā)明一實施例的一種高壓元件的頂層的制造流
程剖面圖。
請參照圖1A，本方法是先提供基底100,基底100例如是P型或N型 硅基底、IIIV族半導體基底或是SOI基底等。在本實施例中，基底100例如 是P型硅基底?；?00上已形成有柵極130與多個導電層140。柵極130與這些導電 層140例如是在同一步驟中，以相同的導電材料一起形成的。例如是先形成 一整層的導電材料層(未繪示)，然后經由光刻蝕刻的方式， 一并定義出柵 極130與導電層140。柵極130與導電層140的材料例如是摻雜多晶硅、金 屬、金屬硅化物，或是上述材料的組合。這些導電材料的形成方法例如是化 學氣相沉積法或是物理氣相沉積法。當然，柵極130與導電屋140也可以是 以不同步驟及不同的材料所形成的，其視工藝的設計而定。另外，本實施例
是以五個導電層140為例做說明，惟導電層140的個數并不限于此，可以是 更多或是更少。
基底100上還形成有一層介電層120,將柵極130、導電層140a~ 140e 與基底100隔離開來。介電層120的材料例如是氧化硅，其形成方法例如是 熱氧化法或化學氣相沉積法。
基底中100已形成有位于柵極130 —側的阱區(qū)110,且導電層140即位 于阱區(qū)110的基底IOO上。阱區(qū)110例如是含有硼、硼離子、銦等P型摻質 的P型淺摻雜區(qū)，或是含有磷、砷等型摻質的N型淺摻雜區(qū)。在本實施例中， 配合基底IOO為P型硅基底，阱區(qū)110即選用N型淺摻雜區(qū)。
然后，請繼續(xù)參照圖1A,在基底IOO上形成一層圖案化掩模層145，棵 露出預定區(qū)域115。預定區(qū)域115位于阱區(qū)IIO的基底中，且接近柵極130。 預定區(qū)域115包括了接近柵極130的第一區(qū)域115a以及遠離柵極130的第 二區(qū)域115b,第一區(qū)域115a的橫向尺寸例如是占了預定區(qū)域115的橫向尺 寸的25% -50%。圖案化掩模層145例如是正光致抗蝕劑材料，其形成方法 例如是先以旋轉涂布(spin coating)方式于基底100上形成一層光致抗蝕劑 材料層(未繪示)，在曝光后進行圖案的顯影而形成圖案化掩模層145。在形 成圖案化掩模層145的過程中，需特別注意，使棵露出來的預定區(qū)域115其 遠離柵極130的末端是位于導電層140的下方。這是為了避免后續(xù)形成的頂 層(180)末端未受導電層140的覆蓋，而導致電場激增，進而造成元件電 性的異常。
接著，以圖案化掩模層145為掩模，進行第一離子注入工藝150，在預 定區(qū)域115注入離子，在阱區(qū)110的基底100中形成摻雜層170。所注入的 離子的導電型例如是與阱區(qū)IIO的導電型相反，利用不同導電型的界面而產 生空乏區(qū)，以提高元件耐高壓的能力。在本實施例中，第一離子注入工藝150例如是注入P型的硼離子，所選用的注入劑量例如是介于約lxi02~3x 1012/平方厘米之間。在一實施例中，第一離子注入工藝150的注入劑量例如 是約2xloW平方厘米。
繼而，請參照圖1B，在進行第一離子注入工藝150之后，移除圖案化 掩模層145。移除的方法例如是濕式去光致抗蝕劑或干式去光致抗蝕劑。而 后，在基底IOO上形成另一層圖案化掩模層155,棵露出預定區(qū)域115接近 柵極130的第一區(qū)域115a。所形成的圖案化掩模層155需經過設計，使第一 區(qū)域115a遠離柵極的末端，能夠受到預定區(qū)域115上方的導電層140的覆 蓋，這同樣是在確保此處的電場變化，能夠受到導電層140遮蔽效應的保護， 避免元件電性產生異常。
接著再進行第二離子注入工藝160，在第一區(qū)域115a注入離子，而形成 頂層180。第二離子注入工藝160所注入的離子的導電型與第一離子注入工 藝150相同，同為P型離子或是N型離子。第二離子注入工藝160與第一離 子注入工藝150可以是選用相同或不同的注入劑量與能量。在本實施例中， 第二離子注入工藝160所選用的注入劑量例如是與第一離子注入工藝150相 同，介于約1 x I012~3x 1012/平方厘米之間。在一實施例中，第二離子注入 工藝160的注入劑量例如是約2 x 1012/平方厘米。
然后，請參照圖1C,在形成頂層180之后，移除圖案化掩模層155,移 除的方法例如是干式去光致抗蝕劑和濕式去光致抗蝕劑。接著，在柵極130
一側(未形成阱區(qū)iio的一側)的基底ioo中形成源極區(qū)190,并在阱區(qū)no
遠離柵極130的基底100中形成漏極區(qū)195。漏極區(qū)195與柵極130之間的 基底IOO上便是多個導電層140。源極區(qū)190與漏極區(qū)195是具有與阱區(qū)110 相同導電型的P型或N型重摻雜區(qū)。在本實施例中，源極區(qū)190與漏極區(qū) 195例如是N型重摻雜區(qū)。須注意的是，雖然本實施例是在形成頂層180之 后才形成源極區(qū)190與漏極區(qū)195，惟源極區(qū)190與漏極區(qū)195也可以是在 形成頂層180之前就先^于制作完成。
經由注入區(qū)域不同的兩道離子注入工藝所形成的頂層180包含了接近柵 極的第一部分180a,以及遠離4冊極的第二部分180b。其中第一部分180a的 橫向尺寸例如是占了頂層180的橫向尺寸的25 % ~ 50% 。由于第一區(qū)域115a 接受了兩道離子注入，因此位于第一區(qū)域H5a的第一部分180a的摻雜濃度 會大于第二部分180b的摻雜濃度。以結構來說，頂層180的第一部分180a的厚度會大于第二部分180b的厚度。
由于頂層180接近柵極130的第一部分180a較厚、摻雜濃度較大，阻 值也較高，可以使高壓元件在關閉狀態(tài)(offstate)下維持較高的擊穿電壓。另 一方面，由于頂層180遠離柵極130的第二部分180b較薄，摻雜的濃度較 小，阻值隨之降低，因此，高壓元件在開啟狀態(tài)(onstate)下的擊穿電壓能夠 獲得提升，同樣得以在開啟狀態(tài)下耐受高壓。
再者，本實施例中的頂層180遠離柵極130的末端位于導電層140下方， 且頂層180上方的導電層140，覆蓋住頂層180的第一部分180a與第二部分 180b的交界處，可以使這兩處的電場，能夠受到導電層的遮蔽，而得以提高 元件的穩(wěn)定度，避免電性異常。
本發(fā)明所提出的高壓元件已說明如上，在此不再贅述。以下另以一實驗 例^t明本發(fā)明。
本實驗例的流程與步驟請參照圖1A至圖1C，其中，第一次注入工藝是 使用2x 1012/平方厘米的離子劑量。第二次離子注入工藝，同樣是使用2x 10|2/平方厘米的離子劑量。完成后的高壓元件請參照圖1C所示。
之后，分別量測本實驗例中的高壓元件在柵極電壓為0伏特的關閉狀態(tài)， 以及柵極電壓為15伏特的開啟狀態(tài)下，內部電壓(Inner voltage)與總電流 (Total Current;)之間的關系。
圖2A是本實驗例的高壓元件在關閉狀態(tài)下內部電壓(Inner voltage)與總 電流(Total Current)的關系圖。由圖2A中可看出內部電壓上升的過程中，總 電流的變化幅度不大， 一直到內部電壓約552伏特之后，電流才開始急遽上 升，這表示此高壓元件在關閉狀態(tài)下，擊穿電壓約為552伏特，能耐受相當 的高壓。
圖2B是本實驗例的高壓元件在柵極電壓為15伏特時的內部電壓 (Innervoltage)與總電流(Total Current)的關系圖。圖2B的中同樣可以顯示， 內部電壓超過50伏特之后，電流趨于平穩(wěn)， 一直到內部電壓約為508伏特 的時候，才發(fā)生電擊穿(Breakdown)。換言之，在本實驗例中，高壓元件在開 啟狀態(tài)下，擊穿電壓可以維持在約508伏特左右。這些數據充分表示本實驗 例中，具有上述頂層的高壓元件，不論是在關閉狀態(tài)或是開啟狀態(tài)下，都能 夠承受相當高的電壓。這么一來，更可以加強高壓元件的適用范圍，使此高 壓元件能夠在高壓的狀態(tài)下，正常地運作。雖然本發(fā)明已以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，任何 所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些 許的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界定者為準。
權利要求
1、一種高壓元件，包括第一導電型的基底；柵極，設置于該基底上；第二導電型的阱區(qū)，設置于該柵極一側的該基底中；第二導電型的源極區(qū)，設置于該柵極另一側的該基底中；第二導電型的漏極區(qū)，設置于該阱區(qū)的該基底中；多個導電層，設置于該柵極與該漏極區(qū)之間的該基底上；第一導電型的頂層，設置于這些導電層下方的該阱區(qū)的該基底中，其中，接近該柵極的部分該頂層的厚度大于遠離該柵極的部分該頂層的厚度。
2、 如權利要求1所述的高壓元件，其中該頂層包括接近該槺極的第一 部分與遠離該柵極的第二部分，且該第一部分厚于該第二部分。
3、 如權利要求1所述的高壓元件，其中該頂層上方的其中一導電層， 覆蓋住該第 一部分與該第二部分之間的交界處。
4、 如權利要求1所述的高壓元件，其中該頂層遠離該鄉(xiāng)極的末端，位 于該導電層下方。
5、 如權利要求1所述的高壓元件，其中該第一部分的橫向尺寸約占該 頂層橫向尺寸的25% ~50%。
6、 如權利要求1所述的高壓元件，其中這些導電層是作為場平板之用。
7、 如權利要求1所述的高壓元件，其中該阱區(qū)延伸至該柵極下方的該基底中。
8、 如權利要求1所述的高壓元件，其中該第一導電型為P型。
9、 如權利要求1所述的高壓元件，其中該第二導電型為N型。
10、 一種高壓元件的頂層的制造方法，適用于第一導電型的基底，該基 底上已形成有至少 一柵極與多個導電層，該柵極一側的該基底中形成有第二 導電型的阱區(qū)，且這些導電層位于該阱區(qū)的該基底上，該方法包括進行第一離子注入工藝，在預定區(qū)域注入第一導電型離子，該預定區(qū)域 位于該阱區(qū)的該基底中，且接近該柵極，該預定區(qū)域包括接近該柵極的第一 區(qū)i或；以及進行第二離子注入工藝，在該第一區(qū)域的該基底中注入第一導電型離子。
11、 如權利要求10所述的高壓元件的頂層的制造方法，其中該預定區(qū) 域上的其中 一導電層，覆蓋住該第 一 區(qū)域遠離該柵極的末端。
12、 如權利要求10所述的高壓元件的頂層的制造方法，其中該預定區(qū) 域遠離該4冊^l的末端，位于該導電層下方。
13、 如權利要求10所述的高壓元件的頂層的制造方法，其中該第一區(qū) 域的橫向尺寸約為該預定區(qū)域的橫向尺寸的25% ~50%。.
14、 如權利要求10所述的高壓元件的頂層的制造方法，其中該第二離 子注入工藝與該第一離子注入工藝的注入劑量約略相同。
15、 如權利要求10所述的高壓元件的頂層的制造方法，其中該第二離 子注入工藝與該第一離子注入工藝的注入能量約略相同。
16、 如權利要求10所述的高壓元件的頂層的制造方法，其中該柵極與 這些導電層是于同一步驟中所形成的。
17、 如權利要求10所述的高壓元件的頂層的制造方法，其中于該預定 區(qū)域注入第 一導電型離子的方法包括在該基底上形成圖案化掩模層，棵露出該預定區(qū)域； 進行該第一離子注入工藝，在該預定區(qū)域注入第一導電型離子；以及 移除該圖案化掩模層。
18、 如權利要求10所述的高壓元件的頂層的制造方法，.其中于該第一 區(qū)域注入第 一導電型離子的方法包括在該基底上形成圖案化掩模層，棵露出該第一區(qū)域； 進行該第二離子注入工藝，在該預定區(qū)域注入第一導電型離子；以及移除該圖案化掩模層。
19、 如權利要求10所述的高壓元件的頂層的制造方法，其中該第一導電型為p型。
20、 如權利要求10所述的高壓元件的頂層的制造方法，其中該第二導 電型為N型。
全文摘要
本發(fā)明涉及一種高壓元件，其包括第一導電型的基底、柵極、第二導電型的阱區(qū)、第二導電型的源極區(qū)與漏極區(qū)、多個導電層以及第一導電型的頂層。柵極設置于基底上，阱區(qū)設置于柵極一側的基底中。源極區(qū)設置于柵極另一側的基底中，漏極區(qū)設置于阱區(qū)的基底中。多個導電層設置于柵極與漏極區(qū)之間的基底上。頂層設置于導電層下方的阱區(qū)的基底中，其中，接近柵極的這部分頂層的厚度大于遠離柵極的這部分頂層的厚度。本發(fā)明還涉及一種高壓元件的頂層的制造方法。
文檔編號H01L29/78GK101419983SQ20071016714
公開日2009年4月29日 申請日期2007年10月24日 優(yōu)先權日2007年10月24日
發(fā)明者許世明, 黃志仁 申請人:聯(lián)華電子股份有限公司