專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在RF通信等中使用的具備MIM(金屬-絕緣體-金屬)電容器的半導(dǎo)體器件。
背景技術(shù)：
隨著通信技術(shù)的進(jìn)步，單獨(dú)使用個人計算機(jī)(PC)或便攜信息終端(PDA，個人數(shù)字助理)已很少見，連接到網(wǎng)絡(luò)上使用已經(jīng)常態(tài)化。人們預(yù)測今后即便是冰箱或空調(diào)等的家電產(chǎn)品也要變成為連接到網(wǎng)絡(luò)上使用。在用這樣的多個設(shè)備形成網(wǎng)絡(luò)的情況下，特別是在一般家庭內(nèi)，人們認(rèn)為那些過去一直在辦公室等處使用的把LAN電纜配線在每一個設(shè)備間構(gòu)成網(wǎng)絡(luò)的方法已經(jīng)不適用，利用無線的無導(dǎo)線連接將成為今后的主流。因此，人們認(rèn)為今后所有的LSI芯片上都要附加上RF通信功能。以往，可在這樣的用途中使用的LSI，與用途相吻合地用多個芯片(RF模擬器件(SiGe-BiCMOS等)和CMOS邏輯器件)構(gòu)成，但是，在便攜信息終端等的情況下，由于因重視小型化而要求用更小的印制基板占有面積實(shí)現(xiàn)所希望的電路性能，故要求由RF混合裝載LSI而得到的進(jìn)一步的小型化。
此外，為了使得設(shè)備廠家可以更為方便地利用RF通信，人們要求采用把RF模擬器件和CMOS邏輯器件混合裝載于單個芯片內(nèi)的辦法，作成為使得即便是沒有設(shè)計現(xiàn)有RF電路的經(jīng)驗(yàn)的使用者也可以利用RF通信功能。
另一方面，為了使RF模擬器件和CMOS邏輯器件單片化，就必須實(shí)現(xiàn)兩器件的制造工藝的統(tǒng)一。RF模擬器件，包括電阻、電感和電容器等，CMOS邏輯器件則由MOS晶體管構(gòu)成。因此，要想實(shí)現(xiàn)混合裝載LSI，就產(chǎn)生了例如要以CMOS邏輯工藝為基礎(chǔ)，把RF模擬器件的工藝統(tǒng)一于該工藝來開發(fā)新的RF-CMOS工藝的必要。
當(dāng)要實(shí)現(xiàn)兩工藝的統(tǒng)一時，最初，要成為問題的是電容器的結(jié)構(gòu)和工藝。這是因?yàn)殡m然為了混合裝載RF模擬電路，需要混合裝載多種目的的電容器，與各自的目的相對應(yīng)所要求的技術(shù)規(guī)格都不一樣，但是卻必須用單一的技術(shù)規(guī)格(單位面積的電容密度、漏泄電流特性等)的電容器實(shí)現(xiàn)的緣故。例如，相對于只能給在RF接收部分的噪聲濾波器中使用的電容器施加上數(shù)十微伏的電壓，在模擬數(shù)字轉(zhuǎn)換器(AD轉(zhuǎn)換器)中則要施加2.5到3.6伏的電壓。
因此，要在模擬電路中裝載的電容器，無論是對于在數(shù)十微伏的使用，還是對于在3伏左右的使用，都要求是可以實(shí)現(xiàn)低漏泄電流的絕緣性高的電容器。此外，對于電容器儲存電荷量對施加電壓的線性度(電壓線性度)的要求也因目的而不同。在上述的噪聲濾波器用途中線性度雖然不重要，但是在AD轉(zhuǎn)換器中，卻要求非常好的線性度。因?yàn)锳D轉(zhuǎn)換器模式性地說由圖10所示的那樣的1個電容器601和2個開關(guān)元件602、603構(gòu)成。開關(guān)元件602、603要用比RF的周期更快的開關(guān)周期進(jìn)行開閉。輸入進(jìn)來的RF信號，在開關(guān)元件602打開時，就向電容器601存入，接著，采用閉合上開關(guān)元件602，打開開關(guān)元件603的辦法，輸出儲存在電容器602內(nèi)的電荷，在輸出一側(cè)的運(yùn)算電路中變換成離散值。采用反復(fù)進(jìn)行上述過程的辦法，RF模擬信號就因被進(jìn)行時間分割而變換成數(shù)字信號。決定這樣的AD轉(zhuǎn)換器中的轉(zhuǎn)換精度的重要的參數(shù)之一，就是電容器601的存儲電荷對于施加電壓的線性度。
一般地說，可儲存在電容器內(nèi)的電荷量Q，如設(shè)施加電壓為V，則可以用Q＝CV (1)的關(guān)系表示。C雖然通常可以看作是常數(shù)，但是實(shí)際上卻存在著式(2)所示的微弱的擾動項。
Q＝CV＝Co(1+VCC1×V+VCC2×V2)(2)
在理想的系統(tǒng)中，VCC1＝VCC2＝0，在VCC1＝VCC2＝0的情況下，已存入到電容器201內(nèi)的電荷，雖然可以保持波形不變地進(jìn)行數(shù)字變換，但是在VCC1或VCC2不為0的情況下，特別是在RF波形的振幅大的部分處波形就會失真地進(jìn)行數(shù)字變換。特別是在與VCC2比較VCC1即便是在0伏附近，由于波形也要很大地失真，故給AD轉(zhuǎn)換器性能帶來的影響就大。為此，要制作到RF混合裝載電路內(nèi)的電容器，由于若使用在現(xiàn)有的半導(dǎo)體器件中廣為使用的MOS(金屬-氧化物-半導(dǎo)體)電容器或PIP(多晶硅-絕緣體-多晶硅)電容器，則因硅電極的耗盡化而產(chǎn)生的非線性就會成為問題，故必須是不會產(chǎn)生電極耗盡化的MIM電容器。
就是說，為要實(shí)現(xiàn)RF混合裝載LSI，就要求性能非常高的MIM電容器。另一方面，對LSI的微細(xì)化，芯片面積的縮小的要求，則是永遠(yuǎn)存在的，在MIM電容器的情況下，由于每一個電容器的面積分別大到數(shù)百平方微米，故電容器面積的削減，就是說，單位面積的電容器電容值的提高是非常重要的。但是，在這樣的面積大的電容器中的電容密度的提高，要采用在現(xiàn)有DRAM的電容器等中使用的、使電極3維化以利用側(cè)面面積來增大實(shí)效性的電容器表面面積的辦法來增大單位投影面積的電容值的方法，是困難的。因?yàn)閮H僅為平衡巨大的投影面積而使側(cè)面面積增大，由于若使用僅僅把電極加工成柱狀來利用側(cè)面面積的方法的話，就需要數(shù)十微米的高度的電極，是不現(xiàn)實(shí)的，所以，就要求在電極表面上形成微細(xì)的凹凸的那樣的復(fù)雜的加工工序。
為了這樣的目的，人們正在研究不使用作為MIM電容器的電介質(zhì)以往一直使用的氮化硅膜，而代之以使用氧化鋁、鉭氧化物等的高介電常數(shù)材料，并已開始進(jìn)行部分商業(yè)生產(chǎn)。
然而，RF混合裝載電路用電容器，由于因?yàn)橹灰稍诎雽?dǎo)體襯底上的多層布線上形成，在工序可以變成為簡單的同時還可以減小距半導(dǎo)體襯底的距離，而具有減小對地寄生電容的優(yōu)點(diǎn)，所以，雖然可以在銅或鋁的多層布線上形成，但是作為代價MIM電容器的形成溫度上限卻變成為400℃左右。工藝溫度上限存在著限制這件事，表明要形成優(yōu)質(zhì)的高介電常數(shù)膜是困難的，同時，(在作為柵絕緣膜探討高介電常數(shù)材料的情況下，由于800℃以上的熱工序可以除去膜中的缺陷，故通常為人們所使用)，還表明不能借助于熱處理除去歸因于工藝損傷而在高介電常數(shù)材料中形成的缺陷。
另外，要使在半導(dǎo)體襯底上形成的電容器變成為電壓依賴性小的結(jié)構(gòu)，這在專利文獻(xiàn)1和專利文獻(xiàn)2中已進(jìn)行了講解。
特開昭59-55047號公報[專利文獻(xiàn)2]特開平1-241858號公報作為起因于這樣的工藝而產(chǎn)生的損傷，可以舉出如下的損傷在用濺設(shè)法形成電容器上部電極時，例如，將要加到相對介電常數(shù)為20以上的高介電常數(shù)材料上的等離子體損傷；在加工電容器上部電極時加到高介電常數(shù)膜上的刻蝕損傷；在用等離子體CVD(化學(xué)汽相淀積)形成的層間絕緣膜被覆電容器時加上的等離子體損傷或由還原性氣氛產(chǎn)生的氧缺損生長等。
此外，還可以把在高介電常數(shù)材料的成膜時產(chǎn)生與下部電極的金屬膜之間的反應(yīng)(最為典型的是由下部電極金屬產(chǎn)生的高介電常數(shù)材料的還原)的產(chǎn)生也看作是工藝起因的損傷。特別是由等離子體工藝產(chǎn)生的損傷，與等離子體在半導(dǎo)體襯底上的分布具有密切的相關(guān)，在像現(xiàn)在的CMOS器件那樣要在300mmφ襯底上制作的情況下，不可能期待在襯底面內(nèi)含有一樣的損傷，損傷自身具有通常的分布。為此，要在大口徑襯底整個面上制作對施加電壓的線性度良好的高介電常數(shù)MIM電容器是非常困難的。

發(fā)明內(nèi)容
本發(fā)明提供既是適合于在半導(dǎo)體襯底上的多層布線上形成的高電容·高密度MIM電容器，又是呈現(xiàn)出適合于向AD轉(zhuǎn)換器等的模擬電路的應(yīng)用的對施加電壓的良好的線性度的電容器。
本發(fā)明，在具備MIM電容器的半導(dǎo)體器件中，其特征在于具有如下結(jié)構(gòu)MIM電容器由2個實(shí)質(zhì)上面積相等的一對電容器構(gòu)成，一方的電容器的下部電極和另一方的電容器上部電極彼此以布線電連起來。采用這樣的結(jié)構(gòu)，就將實(shí)現(xiàn)對電壓的線性度極其優(yōu)良的電容器。
由于即便是使用在電極界面上進(jìn)行易于產(chǎn)生反應(yīng)的、例如，相對介電常數(shù)在20以上的高介電常數(shù)材料或大面積襯底上進(jìn)行的難于形成均一的界面的成膜方法(濺設(shè)法或等離子體CVD等許多的等離子體工藝)，也可以確保對施加電壓的良好的線性度，故可以對今后估計會裝載到所有的設(shè)備上的RF混合裝載LSI的面積削減，以至在這些設(shè)備的小型化方面作出貢獻(xiàn)。
就是說，本發(fā)明的半導(dǎo)體器件，具備已形成了半導(dǎo)體元件的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上每一者都通過層間絕緣膜疊層多層的多層金屬布線層；在上述多層金屬布線層上中間存在著層間絕緣膜地形成的由上部金屬電極、電介質(zhì)膜和下部金屬電極構(gòu)成的電容器；在被形成為把上述電容器被覆起來的絕緣膜上設(shè)置上層的布線層，其特征在于上述電容器由第1和第2元件構(gòu)成，這些第1和第2元件，分別由疊層起來的下部金屬電極、電介質(zhì)膜和上部金屬電極構(gòu)成，各自上部金屬電極實(shí)質(zhì)上是同一大小形狀，而且，各自上部金屬電極在已分別形成配置有上述下部金屬電極和上述電介質(zhì)膜的區(qū)域內(nèi)形成，上述第1元件的下部金屬電極和上述第2元件上部金屬電極已電連起來，上述第1元件上部金屬電極和上述第2元件的下部金屬電極已電連起來(技術(shù)方案1)。也可以作成為使得上述第1元件的下部金屬電極和上述第2元件上部金屬電極用構(gòu)成上述上層的布線層的第1布線連接起來，上述第1元件上部金屬電極和上述第2元件的下部金屬電極用構(gòu)成上述上層的布線層的第2布線連接起來(技術(shù)方案2)。
也可以作成為使得構(gòu)成上述電容器的電介質(zhì)膜，由由高介電常數(shù)材料構(gòu)成的第1膜和由漏泄電流低的材料構(gòu)成的第2膜構(gòu)成的疊層膜構(gòu)成(技術(shù)方案3)。也可以作成為使得構(gòu)成上述電容器的電介質(zhì)膜，由由高介電常數(shù)材料構(gòu)成的第1膜和由漏泄電流低的材料構(gòu)成，且把上述第1膜夾持的第2和第3膜構(gòu)成的疊層膜構(gòu)成(技術(shù)方案6)。也可以作成為使得構(gòu)成上述電容器的電介質(zhì)膜具有氧缺損，構(gòu)成上述電容器上部金屬電極和下部金屬電極由鎳構(gòu)成(技術(shù)方案10)。
本發(fā)明的半導(dǎo)體器件，具備已形成了半導(dǎo)體元件的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上每一者都通過層間絕緣膜疊層多層的多層金屬布線層；在上述半導(dǎo)體襯底上被形成為把上述多層金屬布線層被覆起來的電介質(zhì)膜；在上述電介質(zhì)膜上形成的實(shí)質(zhì)上同一大小形狀的第1和第2上部金屬電極；在被形成為使得把上述第1和第2上部金屬電極以及電介質(zhì)膜被覆起來的絕緣膜上設(shè)置上層的布線層，其特征在于上述第1和第2上部金屬布線、上述電介質(zhì)膜和上述多層金屬布線層的最上層的金屬布線層構(gòu)成電容器，上述電容器，由第1和第2元件構(gòu)成，上述第1元件由由上述第1上部金屬電極、上述電介質(zhì)膜和上述最上層的金屬布線層的一部分構(gòu)成的第1下部金屬電極構(gòu)成，上述第2元件，由由上述第2上部金屬電極、上述電介質(zhì)膜和上述最上層的金屬布線層的一部分構(gòu)成的第2下部金屬電極構(gòu)成，上述第1和第2上部金屬電極，分別在已形成配置有上述第1下部金屬電極、上述第2下部金屬電極和上述電介質(zhì)膜的區(qū)域內(nèi)形成，上述第1元件的第1下部金屬電極和上述第2元件的第2上部金屬電極電連起來，上述第1元件的第1上部金屬電極和上述第2元件的第2下部金屬電極電連起來(技術(shù)方案13)。也可以作成為使得上述第1元件的第1下部金屬電極和上述第2元件的第2上部電極用構(gòu)成上述上層的布線層的第1布線連接起來，上述第1元件的第1上部金屬電極和上述第2元件的第2下部金屬電極用構(gòu)成上述上層的布線層的第2布線連接起來(技術(shù)方案15)。


圖1的工序剖面圖示出了本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序。
圖2是說明本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的工序剖面圖和半導(dǎo)體襯底上的電容器的平面圖。
圖3是說明本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的工序剖面圖和半導(dǎo)體襯底上的電容器的平面圖。
圖4是說明本發(fā)明的實(shí)施例1的半導(dǎo)體器件的制造工序的工序剖面圖和半導(dǎo)體襯底上的電容器的平面圖。
圖5是在圖4的半導(dǎo)體襯底上形成的電容器的模式圖。
圖6是說明本發(fā)明的實(shí)施例2的半導(dǎo)體器件的剖面圖和半導(dǎo)體襯底上的電容器的平面圖和電容器模式圖。
圖7是說明本發(fā)明的實(shí)施例3的半導(dǎo)體器件的剖面圖和半導(dǎo)體襯底上的電容器的平面圖和電容器模式圖。
圖8是說明本發(fā)明的實(shí)施例4的半導(dǎo)體器件的剖面圖和半導(dǎo)體襯底上的電容器的平面圖和電容器模式圖。
圖9是說明本發(fā)明的實(shí)施例5的半導(dǎo)體器件的剖面圖和半導(dǎo)體襯底上的電容器的平面圖和電容器模式圖。
圖10的模式圖示出了AD轉(zhuǎn)換器的動作原理。
具體實(shí)施例方式
以下，參看

本發(fā)明的實(shí)施例。
首先，參看圖1到圖5說明實(shí)施例1。
圖1到圖4，是說明具有電容器的半導(dǎo)體器件的制造工序的工序剖面圖和半導(dǎo)體襯底上的電容器平面圖。圖5是圖4所示的電容器的模式圖。在本發(fā)明的硅半導(dǎo)體襯底101上用已有的技術(shù)形成元件隔離區(qū)102，例如，作為半導(dǎo)體元件依次形成柵電極103、源、漏區(qū)104等以設(shè)置MOS晶體管，接著，向半導(dǎo)體襯底101上使得把MOS晶體管被覆起來那樣地淀積層間絕緣膜105并使之平坦化。半導(dǎo)體襯底上的布線，可用鑲嵌法等形成。其次，在層間絕緣膜105上形成通路孔并向該通路孔內(nèi)填埋成為接觸布線的金屬膜106。然后，在其上形成氮化硅膜107，在該氮化硅膜107上形成構(gòu)成多層布線層的第1布線層108。
第1布線層108由Cu等的金屬膜和被覆在該金屬膜的側(cè)面和底面上的TiN等的勢壘層111構(gòu)成。勢壘層111，是為了防止金屬膜向絕緣膜中擴(kuò)散而設(shè)置的。金屬布線層108被埋入到中間存在著勢壘層(TiN)111地在氮化硅膜107上形成的層間絕緣膜(CVD-SiO2)114中。金屬布線層108可采用在埋入了銅等的金屬后用鑲嵌法進(jìn)行加工的辦法形成。第1金屬布線層108，與本身為接觸布線的金屬膜106電連起來。在該層間絕緣膜114上形成氮化硅膜117，采用向該氮化硅膜117上淀積層間絕緣膜115的辦法使之平坦化。在該層間絕緣膜115上形成使布線層108露出來的通路孔和在層間絕緣膜表面上已形成了開口部分的布線溝，采用向該通路孔和布線溝內(nèi)埋入金屬膜的辦法形成與第1布線層108進(jìn)行連接的第2布線層109。第2布線層109由Cu等的金屬膜和把該金屬膜的側(cè)面和底面被覆起來的TiN等的勢壘層112構(gòu)成。
在層間絕緣膜115上形成氮化硅膜118，采用向該氮化硅膜118上淀積層間絕緣膜116的辦法使之平坦化。在該層間絕緣膜116上形成使第2布線層109露出來的通路孔和在層間絕緣膜表面上已形成了開口部分的布線溝，采用向該通路孔和布線溝內(nèi)埋入金屬膜的辦法形成與第2布線層109進(jìn)行連接的第3布線層110。第3布線層110由Cu等的金屬膜和把該金屬膜的側(cè)面和底面被覆起來的TiN等的勢壘層113構(gòu)成。在層間絕緣膜116上形成氮化硅膜119。
其次，依次向半導(dǎo)體襯底101整個面上淀積鈦膜120、氮化鈦膜121、氮化硅膜122和氮化鈦膜123。氮化鈦膜，例如，可用PVD(物理氣相淀積)形成。氮化硅膜，例如可用PVD、等離子體CVD等形成(圖1)。
其次，向氮化鈦膜123上涂敷光刻膠(未畫出來)，使之圖形化，以該圖形化后的光刻膠為掩?？涛g氮化鈦膜123(光刻技術(shù))用氮化鈦膜123形成一對的元件(第1元件和第2元件)上部電極124、125。
采用使氮化鈦膜圖形化的辦法形成上部電極124和上部電極125，大體上是同一形狀(就是說，實(shí)質(zhì)上兩者是同一面積)(圖2)。
其次，向整個面上涂敷光刻膠(未畫出來)，用眾所周知的光刻技術(shù)和RIE(反應(yīng)性離子刻蝕)技術(shù)、灰化技術(shù)依次刻蝕氮化硅膜122、氮化鈦膜121和鈦膜120，完成構(gòu)成MIM電容器的各層的處理，形成第1元件的電容器下部電極126和第2元件的電容器上部電極127。在這里形成的電容器，由第1元件和在與該第1元件離開的位置上形成的第2元件構(gòu)成。
第1元件，具有電容器下部電極126-氮化硅膜(電介質(zhì)膜)122-電容器上部電極124的電容器結(jié)構(gòu)，第2元件具有電容器下部電極127-氮化硅膜(電介質(zhì)膜)122-電容器上部電極125的電容器結(jié)構(gòu)。第1和第2元件，都在鈦膜120上形成。各個元件的電容器的下部電極及電介質(zhì)膜都為疊層、同一圖形。另外，各電容器上部電極124、125，都設(shè)置在電介質(zhì)膜和已形成了電容器的下部電極的范圍的內(nèi)側(cè)(圖3)。
其次，使得把電容器被覆起來那樣地形成氧化硅膜等的層間絕緣膜128。其次，向半導(dǎo)體襯底整個面上涂敷光刻膠(未畫出來)，用眾所周知的光刻技術(shù)、RIE技術(shù)和灰化技術(shù)，在層間絕緣膜128上形成連通到電容器電極124、125、126、127上的接觸孔。接著，在層間絕緣膜128整個面上形成金屬膜，再向金屬膜整個面上涂敷光刻膠(未畫出來)，用眾所周知的光刻技術(shù)、RIE技術(shù)和灰化技術(shù)加工金屬膜以形成上層的布線層。這時上層的布線層，具有把第1元件的電容器上部電極124和第2元件的電容器的下部電極127連接起來的布線129，把第1元件的電容器下部電極126和第2元件的電容器上部電極125連接起來的布線129’(圖4)。在本實(shí)施例中形成的半導(dǎo)體器件工序還要前進(jìn)，形成把布線129、129’和層間絕緣膜128被覆起來，使表面平坦化了的絕緣膜(未畫出來)。然后，在該絕緣膜表面上形成連接焊盤，形成保護(hù)膜以實(shí)現(xiàn)產(chǎn)品化。
這樣一來，就可以在半導(dǎo)體襯底的多層布線層上形成由第1元件和第2元件構(gòu)成的電容器。其等效電路如圖5所示。該電容器上下對稱而且VCC1大體上為0。本發(fā)明的MIM電容器和通常的MIM電容器的制造工序的不同，僅僅是光刻的掩模的不同，并不伴有工序的變更或增加。
另外，在本實(shí)施例中，作為電介質(zhì)膜雖然使用的是氮化硅膜，作為電極膜使用的是氮化鈦膜，但是，本發(fā)明并不限于這些，例如，作為電容器電介質(zhì)膜可以利用氧化鋁膜、鉭氧化物膜、鉿氧化物膜、鋯氧化物膜等，作為電極膜也可以利用氮化鎢膜、氮化鉭膜、氮化鈦/AlCu/氮化鈦疊層膜等。此外，例如，作為電介質(zhì)膜即便是使用鉭氧化物膜/氧化鋁疊層膜等上下非對稱的電極結(jié)構(gòu)，或上部電極為氮化鈦、下部電極為銅膜等的上下非對稱電極結(jié)構(gòu)也可以使VCC1變成大體為0。
在本實(shí)施例中形成的半導(dǎo)體器件的電容器，可在例如模擬-數(shù)字轉(zhuǎn)換器(ADC)中使用，輸入模擬信號輸出數(shù)字信號。在本實(shí)施例中多層布線層雖然是3層，但是在本發(fā)明中在層數(shù)上沒有什么限制。
其次，參看圖6說明實(shí)施例2。
圖6是在半導(dǎo)體襯底上的多層布線層上形成的電容器的剖面圖、平面圖和模式圖。在該圖中，示出了在多層布線層上部以及在其上形成的電容器而未示出半導(dǎo)體襯底。在本實(shí)施例中，作為相對介電常數(shù)為20以上的高介電常數(shù)材料，采用把Ta2O5用做電容器電介質(zhì)膜的辦法來謀求高電容·高密度化。一般地說，用Ta2O5和TiN電極形成的MIM電容器，由于具有漏泄電流大(漏泄電流會因在電容器上儲存的電荷損耗而帶來與VCC1同樣的信號的失真)的缺點(diǎn)，故以往出于抑制漏泄電流的目的而把Al2O3膜夾在電極的一方和Ta2O5膜之間以改善絕緣性。
但是，若使用該結(jié)構(gòu)，則如圖6(a)所示，由于電容器電介質(zhì)膜具有疊層結(jié)構(gòu)而且是非對稱的結(jié)構(gòu)DE，故VCC1大到約1000ppm。于是，由于采用本發(fā)明的結(jié)構(gòu)(就是說，準(zhǔn)備疊層結(jié)構(gòu)相同且上部電極的形狀同一的2個電容器，使各自上部電極和對方的下部電極分別電連起來以使這些電容器變成為1個電容器的結(jié)構(gòu))，故在可以在VCC1變成為大體上的0的同時，還可以實(shí)現(xiàn)低漏泄電流化。
另外，成為MIM電容器基底的半導(dǎo)體襯底上的多層布線層的形成工序，與實(shí)施例1是相同的，故說明從略。
與實(shí)施例1同樣，MIM電容器，可在多層金屬布線層上形成。最上層的金屬布線層110，已中間存在著勢壘層(TiN)113地埋入到層間絕緣膜(CVD-SiO2)116內(nèi)。金屬布線層可采用在埋入了銅等的金屬后借助于鑲嵌法技術(shù)加工的辦法形成。在金屬布線層上形成有氮化硅層119。
其次，在半導(dǎo)體襯底整個面上形成鈦膜220、氮化鈦膜，然后，用ALD(原子層淀積)法形成Al2O3膜221，然后，用LPCVD法形成Ta2O5膜222，用濺射法形成作為上部電極形成的氮化鈦膜。其次，與實(shí)施例1同樣，對疊層后的膜進(jìn)行加工以形成由第1和第2元件構(gòu)成的一對電容器。然后，在形成了層間絕緣膜228后，在布線工序中，采用分別用獨(dú)立的布線229、229’把第1元件的電容器上部電極224和第2元件的電容器下部電極227、第1元件的電容器下部電極226和第2元件的電容器上部電極225連接起來的辦法，形成具有上下對稱的結(jié)構(gòu)的MIM電容器。布線229、229’，構(gòu)成在電容器上中間存在著層間絕緣膜228地形成上層的金屬布線層(圖6(b))。
另外，在本實(shí)施例中，為了抑制漏泄電流，雖然使用的是Al2O3膜，但是本發(fā)明并不限定于該材料，也可以使用SiO2、SiNx(x＝1～1.33)等的絕緣膜。
另外，在本實(shí)施例中，作為相對介電常數(shù)為20以上的高介電常數(shù)材料雖然使用的是Ta2O5膜，但是，本發(fā)明并不限定于該材料，可以使用Nb2O3、ZrO2、HfO2、La2O3、Pr2O3等的高介電常數(shù)材料。
其次，參看圖7說明實(shí)施例3。
圖7是在半導(dǎo)體襯底上的多層布線層上形成的電容器的剖面圖、平面圖和模式圖。在該圖中，示出了在多層布線層上部以及在其上形成的電容器而未示出半導(dǎo)體襯底。在本實(shí)施例中，要借助于本發(fā)明的結(jié)構(gòu)，抑制起因于把本身為相對介電常數(shù)在20以上的高介電常數(shù)材料的Ta2O5用做上下被SiN膜夾在中間的結(jié)構(gòu)的電容器電介質(zhì)膜的MIM電容器上下的SiN膜的膜厚不同的VCC1成分。在實(shí)施例2中，為了抑制漏泄電流，其結(jié)構(gòu)為在下部電極一側(cè)夾進(jìn)Ta2O5和別的絕緣膜，但是，在在125℃等的高溫下保證動作的LSI用途的情況下，為了抑制漏泄電流，就必須在Ta2O5膜上下夾進(jìn)絕緣膜。用來減少漏泄電流的絕緣膜，由于一般地說和Ta2O5膜比是低介電常數(shù)的，故為要實(shí)現(xiàn)高電容密度化，就要使其膜厚形成得盡可能地薄。與下部電極一側(cè)比較，上部電極一側(cè)的絕緣膜，由于要承受上部電極濺射時的等離子體損傷，故為了得到與下部電極一側(cè)同等的漏泄電流抑制效果，就必須厚膜化。例如，采用在上部電極和Ta2O5之間的界面上插入5nm的用PVD形成的SiN，向Ta2O5與下部電極之間的界面上插入2nm的用PVD形成的SiN的辦法，就可以實(shí)現(xiàn)在125℃、±3.6V下漏泄電流為1.0×10-10A/mm2以下的低漏泄電流。
但是，若采用該結(jié)構(gòu)，如圖7(a)所示由于電容器電介質(zhì)膜是疊層結(jié)構(gòu)而且是非對稱結(jié)構(gòu)，故VCC1大到約600ppm。于是，得益于采用本發(fā)明的結(jié)構(gòu)，而在可以使VCC1變成為大體上0的同時還可以實(shí)現(xiàn)低漏泄電流。
支持MIM電容器的半導(dǎo)體襯底上的多層金屬布線層的形成工序，與實(shí)施例1是同樣的，故說明從略。
MIM電容器，在多層金屬布線層上形成。最上層的金屬布線層110中間存在著勢壘層113地被填埋到層間絕緣膜116內(nèi)。金屬布線層可采用把銅等的金屬填埋進(jìn)去之后用鑲嵌法等進(jìn)行加工的辦法形成。在布線層上形成有氮化硅層119。
其次，在在半導(dǎo)體襯底整個面上形成了鈦膜320、氮化鈦膜之后，借助于濺射法依次形成SiN膜321、Ta2O5膜322、SiN膜323、成為上部電極的氮化鈦膜。其次，與實(shí)施例1、2同樣，加工由第1和第2元件構(gòu)成的一對的電容器，進(jìn)行層間絕緣膜328的形成和布線，借助于此形成MIM電容器。在這里，采用分別用獨(dú)立的布線329、329’把第1元件的電容器上部電極324和第2元件的電容器下部電極327，第1元件的電容器的下部電極326和第2元件的電容器上部電極325連接起來的辦法，形成具有上下對稱的結(jié)構(gòu)的MIM電容器。布線329、329’，構(gòu)成在電容器上中間存在著層間絕緣膜328地形成上層的金屬布線層(圖7(b))。
另外，在這里，為了抑制漏泄電流，雖然使用的是SiN膜，本發(fā)明也可以使用SiO2、ZrO2、HfO2、La2O3、Pr2O3等的絕緣膜。此外，SiN、Ta2O5膜形成上，雖然使用的是濺射法，但是，本發(fā)明也可以使用CVD法或涂敷法來形成這些膜。
其次，參看圖8說明實(shí)施例4。
圖8是在半導(dǎo)體襯底上的多層布線層上形成的電容器的剖面圖、平面圖和模式圖。在該圖中，示出了在多層布線層上部以及在其上形成的電容器而未示出半導(dǎo)體襯底。在本實(shí)施例中，作為使用本身為相對介電常數(shù)在20以上的高介電常數(shù)材料的Ta2O5的MIM電容器上下電極使用Ni電極。Ni電極/Ta2O5界面，由于在熱方面是穩(wěn)定的，故在實(shí)施例2或3中所示的那種SiN等的勢壘層不再需要，雖然容易得到低的漏泄電流，同時可以得到非常高的電容密度(若用30nm的Ta2O5，則約為7fF/微米2，在向Ta2O5和電極之間的界面內(nèi)插入低介電常數(shù)材料的結(jié)構(gòu)的情況下則4fF/微米2左右是高電容密度化的界限)，但是，對VCC1進(jìn)行評價后得知大到800ppm。這是因?yàn)樘貏e是在用濺射法形成上部電極的Ni時，在Ta2O5膜中將產(chǎn)生由等離子體損傷引起的缺陷(氧缺損)的緣故。在圖8(a)和圖8(b)中，用‘×’模式性地示出了氧缺損。氧缺損由于會作為2價的施主發(fā)揮作用，故能帶彎曲，能帶結(jié)構(gòu)上下對稱性受損，故VCC1增大。但是，倘采用本發(fā)明的結(jié)構(gòu)，則在可以使VCC1變成為大體上0的同時，實(shí)現(xiàn)低漏泄電流和高電容密度。
支持MIM電容器的半導(dǎo)體襯底上的多層金屬布線層的形成工序，與實(shí)施例1是同樣的，故說明從略。
MIM電容器，在多層金屬布線層上形成。最上層的金屬布線層110中間存在著勢壘層113地被填埋到層間絕緣膜116內(nèi)。金屬布線層可采用把銅等的金屬填埋進(jìn)去之后用鑲嵌法進(jìn)行加工的辦法形成。在布線層上形成有氮化硅層119。
其次，在半導(dǎo)體襯底上的氮化硅膜119整個面上，用濺射法依次形成作為下部電極的鎳(Ni)膜401、Ta2O5膜402、成為上部電極的鎳(Ni)膜403。其次，與實(shí)施例1到3同樣，采用加工由第1和第2元件構(gòu)成的一對電容器，并進(jìn)行層間絕緣膜408的形成和布線連接的辦法，形成MIM電容器。鎳(Ni)膜401，被加工成第1和第2元件的下部電極406、407，Ta2O5膜402被加工成第1和第2元件的電介質(zhì)膜，鎳(Ni)膜403被加工成第1和第2元件上部電極404、405。在這里，第1元件的電容器上部電極404和第2元件的電容器下部電極406，第1元件的電容器下部電極405和第2元件的電容器上部電極404分別用獨(dú)立的布線409、409’連接起來，借助于此就可以形成具有上下對稱的結(jié)構(gòu)的MIM電容器。布線409、409’，構(gòu)成中間存在著層間絕緣膜408地在電容器上形成上層的金屬布線層(圖8(b))。
其次，參看圖9說明實(shí)施例5。
圖9是在半導(dǎo)體襯底上的多層布線層上形成的電容器的剖面圖、平面圖和模式圖。在該圖中，示出了在多層布線層上部以及在其上形成的電容器而未示出半導(dǎo)體襯底。在本實(shí)施例中，借助于本發(fā)明使因上部和下部電極使用異種材料而產(chǎn)生的非對稱性彼此抵消。MIM電容器的電極，由于越是低電阻性的電極則電路特性(Q值)就會提高得越多，故理想的是低電阻的。作為低電阻的電極，可在半導(dǎo)體器件(LSI)的多層布線中使用的銅(Cu)是有希望的，在布線層形成時還具有可同時形成MIM電容器的下部電極這樣的制造上的優(yōu)點(diǎn)。但是，Cu的加工通常要用鑲嵌法形成，難于使用于MIM電容器上部電極。這是因?yàn)镸IM電容器上部電極的加工，通常都使用RIE技術(shù)進(jìn)行的緣故。于是，當(dāng)上部電極使用歷來一直使用的TiN時，由于SiN和TiN、SiN和Cu之間的肖特基勢壘高度不同，故如圖9(a)所示，能帶將變成為非對稱結(jié)構(gòu)，VCC1的值變成為約180ppm。
于是，由于采用本發(fā)明的結(jié)構(gòu)，故可以實(shí)現(xiàn)在可以使VCC1變成為大體上0的同時，還可以得到良好的Q值的MIM電容器。
支持半導(dǎo)體襯底和MIM電容器的多層金屬布線層的形成工序，與實(shí)施例1是同樣的，故說明從略。
本實(shí)施例的MIM電容器的下部電極505，其特征在于兼用做多層金屬布線層的最上層的金屬布線層110的一部分。金屬布線層110中間存在著勢壘層113地被填埋到層間絕緣膜116內(nèi)。金屬布線層可采用把銅等的金屬填埋進(jìn)去之后用鑲嵌法進(jìn)行加工的辦法形成。
其次，用濺射法在一部分變成為下部電極的多層金屬布線層的最上層的金屬布線層110上和層間絕緣膜116上，依次形成氮化硅膜501、成為上部電極的氮化鈦膜502。其次，與實(shí)施例1到4同樣，使得形成由第1元件和第2元件構(gòu)成的一對的電容器那樣地加工氮化鈦膜502，進(jìn)行層間絕緣膜508的形成與布線，借助于此形成MIM電容器。在這里，最上層的金屬布線層110，可把一部分用做第1和第2元件的下部電極505、506。此外，在其上的氮化硅膜501，則可作為第1和第2元件的電介質(zhì)膜共用。此外，氮化鈦膜502則被加工為通過電介質(zhì)膜分別被載置到下部電極505、506上上部電極503、504。
在這里，第1元件的電容器上部電極503和第2元件的電容器下部電極506，第1元件的電容器下部電極505和第2元件的的電容器上部電極504分別用獨(dú)立的布線509、509’連接起來，借助于此就可以形成具有上下對稱的結(jié)構(gòu)的MIM電容器。布線509、509’，構(gòu)成中間存在著層間絕緣膜508地在電容器上形成上層的金屬布線層(圖9(b))。
在以上的實(shí)施例中，SiN膜用濺射法形成。原因在于本身為上部電極的氮化鈦膜也可以連續(xù)地用濺射法形成，故對制造時間縮短是有效的。但是，本發(fā)也可以不使用濺射法而代之以使用通常的PECVD(等離子體CVD)法形成SiN。
本發(fā)明，倘采用以上那樣的結(jié)構(gòu)，由于半導(dǎo)體襯底上的電容器成為上下對稱的結(jié)構(gòu)，故可以使VCC1變成大體上為0。因此，要向電容器輸入的模擬信號就可以變成為無失真的數(shù)字信號輸出。
此外，起因于工藝損傷等而產(chǎn)生的電容器絕緣膜中的缺陷，即便是對于上下電極界面不是對稱地存在的情況下，對VCC1的貢獻(xiàn)也可以抵消。該效果對于目的為除去工藝損傷的熱處理事實(shí)上不可能的多層布線層上的MIM電容器是極其有效的。
此外，通常，MIM電容器的布線，由于MIM電容器的面積極其大，故向下部電極進(jìn)行的布線和向上部電極進(jìn)行的布線的長度不同，電感也大不相同，故具有電路的Q值惡化的傾向。采用像本發(fā)明這樣通過上層的布線層形成把一對電容器的各個電極間連接起來的布線的辦法，由于可以使連接到電容器電極上的布線的電感變成為大體上相等，故對電路的Q值的提高是有效的。
此外，即便是采用本發(fā)明的結(jié)構(gòu)制造工序的個數(shù)也不會增大。相對于MIM電容器的面積原本大到數(shù)百微米數(shù)量級，由于現(xiàn)在的CMOS的加工尺寸可以容易地進(jìn)行0.1微米數(shù)量級的加工，故即便是采用本發(fā)明的結(jié)構(gòu)，也幾乎未發(fā)現(xiàn)對半導(dǎo)體器件面積的影響。
本發(fā)明由于半導(dǎo)體襯底上的電容器處于上下對稱的結(jié)構(gòu)，故可以使VCC1成為外大體上為0。因此，向電容器輸入的模擬信號就可以變成為無失真的數(shù)字信號輸出。
權(quán)利要求
1.一種半導(dǎo)體器件，具備已形成了半導(dǎo)體元件的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上每一者都通過層間絕緣膜多層疊層的多層金屬布線層；在上述多層金屬布線層上通過層間絕緣膜地形成的由上部金屬電極、電介質(zhì)膜和下部金屬電極構(gòu)成的電容器；在被形成為把上述電容器被覆起來的絕緣膜上設(shè)置上層的布線層，其特征在于上述電容器由第1和第2元件構(gòu)成，這些第1和第2元件，分別由疊層起來的下部金屬電極、電介質(zhì)膜和上部金屬電極構(gòu)成，各自上部金屬電極實(shí)質(zhì)上是同一大小形狀，而且，各自上部金屬電極在已分別形成配置有上述下部金屬電極和上述電介質(zhì)膜的區(qū)域內(nèi)形成，上述第1元件的下部金屬電極和上述第2元件上部金屬電極電連起來，上述第1元件上部金屬電極和上述第2元件的下部金屬電極電連起來。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述第1元件下部金屬電極和上述第2元件上部金屬電極用構(gòu)成上述上層的布線層的第1布線連接起來，上述第1元件上部金屬電極和上述第2元件的下部金屬電極用構(gòu)成上述上層的布線層的第2布線連接起來。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于構(gòu)成上述電容器的電介質(zhì)膜，由用高介電常數(shù)材料構(gòu)成的第1膜和由漏泄電流低的材料構(gòu)成的第2膜構(gòu)成的疊層膜構(gòu)成。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于上述第1膜，使用Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者，上述第2膜使用Al2O3、SiO2、SiN中的任何一者。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于構(gòu)成上述電容器的下部金屬電極由TiN構(gòu)成，上部金屬電極由TiN構(gòu)成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于構(gòu)成上述電容器的電介質(zhì)膜，由用高介電常數(shù)材料構(gòu)成的第1膜和漏泄電流低的材料構(gòu)成，且由把上述第1膜夾持的第2和第3膜構(gòu)成的疊層膜構(gòu)成。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述第1膜，使用Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者，上述第2膜和第3膜使用Al2O3、SiO2、SiN中的任何一者。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于構(gòu)成上述電容器的下部金屬電極和上部金屬電極，由TiN構(gòu)成。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于上述第1膜和上述第2膜厚度彼此不同。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于構(gòu)成上述電容器的電介質(zhì)膜具有氧缺損，構(gòu)成上述電容器上部金屬電極和下部金屬電極由鎳構(gòu)成。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于上述電介質(zhì)膜由相對介電常數(shù)在20或20以上的高介電常數(shù)材料構(gòu)成。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于上述高介電常數(shù)材料由Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者構(gòu)成。
13.一種半導(dǎo)體器件，具備已形成了半導(dǎo)體元件的半導(dǎo)體襯底；在上述半導(dǎo)體襯底上每一者都通過層間絕緣膜多層疊層的多層金屬布線層；在上述半導(dǎo)體襯底上被形成為把上述多層金屬布線層被覆起來的電介質(zhì)膜；在上述電介質(zhì)膜上形成的實(shí)質(zhì)上同一大小形狀的第1和第2上部金屬電極；在被形成為使得把上述第1和第2上部金屬電極以及電介質(zhì)膜被覆起來的絕緣膜上設(shè)置上層的布線層，其特征在于上述第1和第2上部金屬布線、上述電介質(zhì)膜和上述多層金屬布線層的最上層的金屬布線層構(gòu)成電容器，上述電容器，由第1和第2元件構(gòu)成，上述第1元件由用上述第1上部金屬電極、上述電介質(zhì)膜和上述最上層的金屬布線層的一部分構(gòu)成的第1下部金屬電極構(gòu)成，上述第2元件，由用上述第2上部金屬電極、上述電介質(zhì)膜和上述最上層的金屬布線層的一部分構(gòu)成的第2下部金屬電極構(gòu)成，上述第1和第2上部金屬電極，分別在已形成配置有上述第1下部金屬電極、上述第2下部金屬電極和上述電介質(zhì)膜的區(qū)域內(nèi)形成，上述第1元件的第1下部金屬電極和上述第2元件的第2上部金屬電極電連起來，上述第1元件的第1上部金屬電極和上述第2元件的第2下部金屬電極電連起來。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于上述第1元件的第1下部金屬電極和上述第2元件的第2上部金屬電極用構(gòu)成上述上層的布線層的第1布線連接起來，上述第1元件的第1上部金屬電極和上述第2元件的第2下部金屬電極用構(gòu)成上述上層的布線層的第2布線連接起來。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于上述電介質(zhì)膜由相對介電常數(shù)在20或20以上的高介電常數(shù)材料構(gòu)成。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其特征在于上述高介電常數(shù)材料由Ta2O5、Nb2O3、ZrO2、HfO2、La2O3、Pr2O3中的任何一者構(gòu)成。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于上述最上層的金屬布線層，由Cu構(gòu)成。
18.根據(jù)權(quán)利要求1到17中的任何一項所述的半導(dǎo)體器件，其特征在于上述多層金屬布線層至少具有2層的金屬布線層。
19.根據(jù)權(quán)利要求1到17中的任何一項所述的半導(dǎo)體器件，其特征在于在上述半導(dǎo)體襯底上形成有模擬電路，在該模擬電路中含有上述電容器。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于上述模擬電路包括模擬-數(shù)字轉(zhuǎn)換器。
全文摘要
本發(fā)明提供既是適合于在半導(dǎo)體襯底上的多層布線上形成的高電容·高密度MIM電容器，又是呈現(xiàn)出適合于向AD轉(zhuǎn)換器等的模擬電路的應(yīng)用的對施加電壓的良好的線性度的電容器。MIM電容器由2個實(shí)質(zhì)上說上部電極面積124、125相等的一對元件(第1元件和第2元件)構(gòu)成，具有一方的電容器的下部電極127或126，和另一方的電容器上部電極124或125彼此用布線129(連接124和127)或129’(連接125和126)電連起來的結(jié)構(gòu)。將實(shí)現(xiàn)對電壓的線性度極其優(yōu)良的電容器。即便是使用易于產(chǎn)生在電極界面處的反應(yīng)的高介電常數(shù)材料或難于在大面積襯底上形成均一的界面那樣的成膜方法，也可以確保對所加電壓的良好的線性度。
文檔編號H01L27/108GK1501500SQ200310113718
公開日2004年6月2日 申請日期2003年11月17日 優(yōu)先權(quán)日2002年11月15日
發(fā)明者清利正弘 申請人:株式會社東芝