專利名稱：半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，特別是涉及適合于疊層安裝多個半導體元件的半導體器件。
背景技術(shù)：
半導體器件，特別是半導體存儲器，已在大型計算機、個人計算機、便攜設(shè)備等各種各樣的信息設(shè)備中使用，被認為必要的容量逐年不斷增加。另一方面，半導體存儲器的安裝面積也隨著大容量化而增大，成為妨礙設(shè)備小型化的主要因素。于是，人們一直在開發(fā)高密度地安裝半導體存儲器的技術(shù)。作為用有限的安裝面積實現(xiàn)大容量的存儲器的技術(shù)，人們熟知例如，就如在特開平11-40745號公報、特開平8236694號公報、特開2000-286380號公報所講述的那樣，把半導體封裝疊層到安裝基板上面的技術(shù)，和例如美國專利第3648131號說明書、美國專利第6141245號說明書、美國專利第5229647號說明書、特開昭59-222954號公報、特開昭61-88546號公報、特開昭63-156348號公報所講述的那樣，在1個半導體封裝中疊層多個半導體元件，用設(shè)置在元件上的貫通孔把所疊層的半導體元件連接起來的技術(shù)。
但是，在要把多個DRAM疊層安裝到1個半導體封裝內(nèi)的情況下，由于封裝全體的發(fā)熱量比裝載1塊DRAM的封裝大，故存在著因動作時的溫度上升而產(chǎn)生的動作故障或破損的懸念。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供可以降低動作時的溫度上升的半導體器件。
(1)為了實現(xiàn)上述目的，本發(fā)明，在具有疊層起來的多個半導體元件，這些半導體元件中的至少一方用貫通電極與別的半導體元件形成導通的半導體器件中，其特征在于具備接口芯片，該芯片被疊層到上述疊層起來的多個半導體元件的上面或下面，同時成為外部與上述半導體元件之間的接口。
倘采用該構(gòu)成，則可以縮短疊層起來的多個半導體元件與接口芯片之間的布線，可以降低動作時的溫度上升。
(2)在上述(1)中，理想的是把上述接口芯片配置在上述疊層起來的多個半導體元件的最上層。
(3)在上述(1)中，理想的是具備樹脂內(nèi)插板(interposer)和第2內(nèi)插板，該第2內(nèi)插板配置在上述樹脂內(nèi)插板與上述疊層起來的多個半導體元件之間，厚度大于等于上述半導體元件的厚度且線膨脹系數(shù)小于上述樹脂內(nèi)插板的線膨脹系數(shù)大于等于上述疊層起來的多個半導體元件的線膨脹系數(shù)。
(4)在上述(3)中，理想的是還具備配置在上述疊層起來的多個半導體元件的最上層，厚度大于等于上述半導體元件的厚度且線膨脹系數(shù)大于等于上述疊層起來的多個半導體元件的線膨脹系數(shù)的第2內(nèi)插板；和樹脂內(nèi)插板，上述接口芯片配置在上述樹脂內(nèi)插板與上述疊層起來的多個半導體元件之間。
(5)在上述(3)或(4)中，理想的是上述第2內(nèi)插板用Si構(gòu)成。
(6)在上述(1)中，理想的是上述半導體元件中的至少2個是存儲器。
倘采用本發(fā)明，則可以降低半導體器件的動作時的溫度上升。


圖1的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)1的半導體器件的全體構(gòu)成。
圖2的底視圖示出了本發(fā)明的實施形態(tài)1的半導體器件的全體構(gòu)成。
圖3的主要部分剖面圖示出了本發(fā)明的實施形態(tài)1的半導體器件的主要部分構(gòu)造。
圖4A、4B是要在本發(fā)明的實施形態(tài)1中使用的貫通電極的說明圖。
圖5A到5K的工序圖示出了本發(fā)明的實施形態(tài)1的半導體器件的制造方法。
圖6A到6J的工序圖示出了本發(fā)明的實施形態(tài)1的半導體器件的第2制造方法。
圖7A、7B的構(gòu)成圖示出了本發(fā)明的實施形態(tài)2的半導體器件的全體構(gòu)成。
圖8A、8B的構(gòu)成圖示出了本發(fā)明的實施形態(tài)3的半導體器件的全體構(gòu)成。
圖9的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)4的半導體器件的全體構(gòu)成。
圖10的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)5的半導體器件的全體構(gòu)成。
圖11的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)6的半導體器件的全體構(gòu)成。
圖12的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)7的半導體器件的全體構(gòu)成。
圖13的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)8的半導體器件的全體構(gòu)成。
圖14的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)9的半導體器件的全體構(gòu)成。
圖15的側(cè)面剖面圖示出了已裝載上本發(fā)明的實施形態(tài)9的半導體器件的存儲器模塊的構(gòu)成。
具體實施例方式
以下，用圖1到圖6J，對本發(fā)明的實施形態(tài)1的半導體器件的構(gòu)成進行說明。下面的半導體器件以疊層了DRAM的半導體存儲器為例進行說明。
首先，用圖1和圖2對本實施形態(tài)的半導體器件的全體構(gòu)成進行說明。
圖1的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)1的半導體器件的全體構(gòu)成。圖2的底視圖示出了本發(fā)明的實施形態(tài)1的半導體器件的全體構(gòu)成。
如圖1所示，半導體器件10由疊層起來的8塊DRAM1、配置在其上部的接口芯片2、作為配置在疊層起來的DRAM1的下部的第2內(nèi)插板的Si內(nèi)插板3和配置在其更下部的樹脂基板內(nèi)插板4構(gòu)成。這些構(gòu)件1、2、3、4，用模制樹脂5密封起來。此外，還設(shè)置有作為用來進行與模塊基板之間的連接的外部端子的焊料球6。如果設(shè)各個DRAM1的存儲容量例如為512Mbit，則借助于圖1所述的8層的DRAM1，就可以實現(xiàn)0.5Gbyte的半導體器件。
用多塊的DRAM1構(gòu)成存儲單元。接口芯片2，總括地控制所有的存儲單元，起著外部與作為半導體元件的DARM的接口的作用。多塊的DRAM芯片與接口芯片2，用圖2所述的貫通電極7連接起來。至于貫通電極的構(gòu)成，將用圖3在后邊講述。在現(xiàn)有的存儲器模塊中，在模塊基板的上面，另外安裝多個半導體器件和控制這些半導體器件的接口芯片，用布線把兩者連接起來，相對于此，采用在疊層起來的DRAM1的上面安裝接口芯片2的辦法，可以縮短接口與存儲單元的物理距離。此外，比起現(xiàn)有的存儲器模塊來還會減少接口的個數(shù)。結(jié)果是可以減少因接口芯片與存儲單元之間的通信而產(chǎn)生的發(fā)熱量，減少接口自身的發(fā)熱量。
此外，由于要進行疊層的DRAM1不具有接口功能，故可以減少各個DRAM1的發(fā)熱量。再有，采用把發(fā)熱量大的接口芯片2設(shè)置在要進行疊層的半導體芯片的最上層的辦法，由于可以借助于從半導體器件的上表面進行的散熱使在接口芯片2中產(chǎn)生的發(fā)熱效率良好的逃逸，故可以抑制動作時的半導體器件的溫度上升。得益于這些溫度降低的效果，就可以使內(nèi)置多塊的DRAM芯片的大容量的半導體器件動作而不會因熱而產(chǎn)生誤動作或破損。
在這里，DARM1、接口芯片2、Si內(nèi)插板3的平面尺寸是相同的，例如是每邊7mm的正方形形狀。各個芯片的厚度，采用把DRAM1做成為50微米，把接口芯片2和內(nèi)插板3做成為60微米的辦法，就可以把疊層有多個芯片的半導體器件做成為低的安裝高度。
此外，采用把接口芯片2和Si內(nèi)插板3的厚度做成為大于等于DRAM1的厚度的辦法，可以減小因在組裝時或動作時的溫度變化等而在DRAM1中產(chǎn)生的熱應力，同時，還可以防止DRAM1被周邊的樹脂污染而使元件特性惡化。
就是說，當給DRAM芯片加上外力，在芯片內(nèi)部產(chǎn)生了大的應力時，就存在著刷新性能的惡化等的性能降低或芯片破裂等的破損的可能性。特別是在為了進行疊層而使Si的厚度薄到數(shù)十微米左右的情況下，因芯片的剛性降低，要連接的樹脂基板或要被模制的樹脂之間的線膨脹系數(shù)差的影響就要起很大的作用。歸因于此，在動作時的芯片的內(nèi)部就要產(chǎn)生大的熱應力。此外，還存在著由與DRAM芯片相鄰的樹脂的污染而產(chǎn)生的DRAM的性能的降低的可能性。相對于此，如上所述，采用在要進行疊層的DRAM芯片的上下層上，設(shè)置接口芯片2和內(nèi)插板3的辦法，就防止了DRAM芯片1直接與樹脂基板或樹脂平面性地連接。由于借助于此在動作時產(chǎn)生的Si與周邊樹脂之間的線膨脹系數(shù)差所產(chǎn)生的熱變形量的差異被接口芯片2或內(nèi)插板3吸收，故可以減小在DRAM1上所產(chǎn)生的應力。此外，可借助于接口芯片2或內(nèi)插板3保護DRAM1的背面免受樹脂影響，故可以防止污染。
作為第2內(nèi)插板的Si內(nèi)插板3，配置在具有Si襯底的DRAM芯片1和樹脂基板內(nèi)插板4之間。由于具有Si襯底的DRAM芯片1和樹脂基板內(nèi)插板4的線膨脹系數(shù)不同，故也可以把作為第2內(nèi)插板的Si內(nèi)插板3用作阻止在樹脂基板內(nèi)插板4上發(fā)生的應力向具有Si襯底的DRAM芯片1傳導的緩沖構(gòu)件。在這里，作為第2內(nèi)插板，由于使用的是Si內(nèi)插板3，故雖然第2內(nèi)插板與具有Si襯底的DRAM芯片1的線膨脹系數(shù)是相同的，但是，并不限于此。作為第2內(nèi)插板，只要是大于等于具有Si襯底的DRAM芯片1的線膨脹系數(shù)，而且，小于樹脂基板內(nèi)插板4的線膨脹系數(shù)的內(nèi)插板都可以使用。具體地說，例如，可以使用氮化鋁或氧化鋁之類的陶瓷。
貫通電極7，如圖2所示，配置在DRAM1的芯片中央部分的十字形狀14上。由于用這樣的形狀來配置貫通電極，故即便是在歸因于芯片的收縮或容量的變更等使得芯片尺寸變更了的情況或者混合載置不同尺寸的芯片的情況下，也可以進行疊層而無須變更電極配置。
樹脂基板內(nèi)插板4是平面尺寸18mm的正方形形狀，是具有4層布線層的FR-4。在樹脂基板內(nèi)插板4的下表面上，作為用來與模塊基板進行連接的外部端子設(shè)置有直徑300微米左右的焊料球6。焊料球6，如圖2所示，在樹脂基板內(nèi)插板4的周邊部分上配置有每邊各4列，在DRAM1的芯片正下面則不配置。如上所述，由于要配置焊料球6而可以防止因動作時的溫度變化而產(chǎn)生的DRAM1或接口芯片2、Si內(nèi)插板3等的Si與模塊基板之間的熱變形量差作為焊料球6的剪切變形直接發(fā)生作用，故可以確保焊料連接可靠性。
在半導體器件的上表面上，設(shè)置有金屬制的散熱板12。散熱板的平面尺寸與樹脂基板內(nèi)插板相同，是每邊18mm的正方形形狀，厚度為0.3mm。另外，散熱板12，用厚度0.2mm的熱導電性樹脂13與模制樹脂5接合起來。在本實施形態(tài)中，半導體器件的動作時的發(fā)熱部位主要是接口芯片2和DRAM1。就是說，對于半導體器件全體的平面尺寸18×18＝324mm2來說發(fā)熱部位為7×7＝49mm2，是全體的15％左右。因此，可借助于散熱板12使在DRAM1或接口芯片2中所發(fā)的熱平面性地擴展，可以大大地降低動作時的溫度上升。采用把熱導率高的銅合金用于散熱板12的辦法，就可以效率良好地使在芯片中產(chǎn)生的熱向平面方向上擴散。
其次，用圖3對本發(fā)明的半導體器件的主要部分剖面圖進行說明。
圖3的主要部分剖面圖示出了本發(fā)明的實施形態(tài)1的半導體器件的主要部分構(gòu)造。另外，與圖1和圖2相同的標號表示同一部分。
在要進行疊層的Si芯片中，接口芯片2被設(shè)置在最上層。接口芯片2，由Si襯底2A、用集成電路技術(shù)在Si襯底2A的表面上形成的具有接口功能的電路層2b構(gòu)成。由于把接口芯片2設(shè)置在最上層，故在接口芯片2內(nèi)就不需要設(shè)置貫通電極7。
在接口芯片2的下部，疊層有8塊DRAM1。8塊的DRAM1都是同一構(gòu)造。DRAM1，由Si襯底1A、用集成電路技術(shù)在Si襯底1A的表面上形成的構(gòu)成存儲單元的電路層1B構(gòu)成。
在每一個DRAM1上，都設(shè)置貫通Si的貫通電極7，使得DRAM1與接口芯片2的通信成為可能。貫通電極7，采用在設(shè)置在Si上的直徑約30微米的貫通孔內(nèi)設(shè)置絕緣層，填充多晶硅的辦法構(gòu)成，各個貫通電極間的步距約為70微米。由于用多晶硅構(gòu)成貫通電極7，故比起用與Si的線膨脹系數(shù)差大的Cu等構(gòu)成貫通電極7的情況來，可以更進一步地減少DRAM1的貫通電極附近的熱應力集中。為此，即便是在配置在貫通電極7附近的存儲單元所產(chǎn)生的應力也小，可以防止起因于應力的存儲器元件的特性變化。由于因此而可以把存儲單元配置在貫通電極7附近，故可以更為有效地運用芯片面積。
在各個芯片1的貫通電極7之間，用已用底層填充樹脂8密封起來的突點9接合起來，形成各個DRAM1芯片與接口芯片2的導通。在這里，采用突點9使用Au，底層填充樹脂8使用與Au的線膨脹系數(shù)接近的樹脂的辦法，減少在溫度變化時在突點8上產(chǎn)生的熱應力，確保連接可靠性。接合后的突點9的高度約20微米。
在疊層起來的DRAM1的下部，配置有Si內(nèi)插板3。Si內(nèi)插板3，由Si襯底3A和用集成電路技術(shù)在Si襯底3A的表面上形成的布線層3B構(gòu)成。貫通Si內(nèi)插板3地設(shè)置有貫通電極7B。相對于設(shè)置在DRAM1上的貫通電極7的步距為70微米，設(shè)置在Si內(nèi)插板3上的貫通電極7B的步距為200微米。布線層3B，把用來與DRAM1進行連接的70微米的步距的突點9B和200微米的步距的貫通電極7B連接起來，借助于布線層3B，布線步距被擴大到200微米。因此，Si內(nèi)插板3的貫通電極7B與DRAM1的貫通電極7的場所不同。
在Si內(nèi)插板3的下部設(shè)置有樹脂基板內(nèi)插板4，Si內(nèi)插板3與樹脂基板內(nèi)插板4之間，已用設(shè)置在Si內(nèi)插板3的貫通電極7B的下部的焊料球15接合起來。焊料球15已用底層填充樹脂11密封起來。這時，采用把線膨脹系數(shù)與焊料球接近的材料用做底層填充樹脂的辦法，防止由溫度變化引起的連接部分的可靠性的降低。樹脂基板內(nèi)插板4具有4層的布線層，在最上層上的布線步距，為了與Si內(nèi)插板3之間的連接，是200微米，采用使用內(nèi)部的布線層擴大布線步距的辦法，使最下層上的突點步距變成為800微米。在各個突點上，如圖1和圖2所示，設(shè)置有用來與模塊基板之間進行連接的直徑300微米左右的焊料球6。
在本實施形態(tài)的構(gòu)造中，由于在不同的半導體元件內(nèi)已形成了存儲單元和接口芯片，故在各個DRAM芯片上就需要1000條左右的貫通電極。為此，各個貫通電極間的步距就變成了約70微米。由于在這些電極之內(nèi)，那些僅僅在DRAM芯片與接口芯片的通信中使用的電極沒有必要與外部模塊基板進行連接，故要與模塊基板進行連接的半導體器件的外部端子數(shù)約為256條左右。這時，人們認為如果考慮在模塊基板上的布線步距，則就產(chǎn)生了在大于等于DRAM芯片的平面尺寸的平面面積上配置半導體器件的外部端子的必要。此外，從安裝后的連接部分對溫度變化的可靠性的觀點來看，把半導體器件的外部端子配置在芯片的周邊部分而不是DRAM芯片的正下面是理想的。于是，在本發(fā)明中，采用設(shè)置與Si制的內(nèi)插板3分開的樹脂基板(FR-4)的內(nèi)插板4的辦法，在大于等于芯片平面尺寸的平面尺寸上引繞布線，把半導體器件的外部端子設(shè)置在DRAM芯片的周邊部分上。此外，由于使用多塊的內(nèi)插板3、4，故使得在各個芯片間的貫通電極與模塊基板的端子這樣的步距差異大的布線間的引繞變得容易起來。此外，由于Si制的內(nèi)插板3與樹脂基板的內(nèi)插板4之間用剛性低的焊料球和底層填充樹脂進行接合，故可以減少起因于Si與模塊基板的線膨脹系數(shù)差而在DRAM芯片中產(chǎn)生的熱應力。
其次，以圖4A、4B，對本實施形態(tài)的半導體器件所使用的貫通電極的配置進行說明。
圖4A、4B是要在本發(fā)明的實施形態(tài)1中使用的貫通電極的說明圖，圖4A與圖2同樣，是本發(fā)明的實施形態(tài)1的半導體器件的底視圖，圖4B的圖4A的A部分的擴大圖。另外，與圖1到圖3相同的標號，表示同一部分。
在DRAM1的內(nèi)部，如圖4A所示，十字形狀地配置貫通電極7，此外，如圖4B所示，每組各6列地分別并排配置起來。其中，中心2列的突點32，是目的為進行用來提高散熱特性的熱傳導的突點，不接受電信號的通信。此外，外側(cè)的各2列(合計4列)用于信號或電源的布線。由于采用像這樣地把用來進行熱傳導的突點配置在中心2列上的辦法，而使得只要在突點9之間通1條布線31就可以進行信號或電源的布線，故布線的引繞比把這些部分用做信號管腳來更為容易。另外，在本實施形態(tài)中，雖然設(shè)置有用來進行熱傳導的貫通電極，但是，在半導體元件的發(fā)熱量小的情況下，也可以僅僅設(shè)置用于信號或電源的貫通電極。在該情況下，貫通電極7就可以每組各4列地排列起來構(gòu)成十字形狀。
其次，用圖5A到5K，對本實施形態(tài)的半導體器件的制造方法進行說明。
圖5A到圖5K的工序圖示出了本發(fā)明的實施形態(tài)1的半導體器件的制造方法。另外，與圖1到圖4相同的標號，表示同一部分。
如圖5A所示，首先，準備實施背研磨之前的充分地厚的接口芯片2’和已加工成厚度50微米的具有貫通電極的1塊DRAM芯片1。這時，在DRAM芯片1上已設(shè)置有貫通電極7。此外，在貫通電極7的上面和接口芯片2’上，設(shè)置有突點9。
其次，如圖5B所示，向接口芯片2’與DRAM1的接合面上涂敷底層填充樹脂8，如圖5C所示，把兩芯片2’、1的突點9接合起來。這時，要采用升溫為使得用做兩芯片的突點9的Au進行金屬間結(jié)合，同時，提供超聲波振動的辦法，實現(xiàn)牢固的接合。此外，還可以采用借助于該升溫工序使底層填充樹脂8硬化的辦法，使之變成為更加牢固的接合。在接合前的厚度薄到50微米的DRAM1芯片上雖然會產(chǎn)生撓曲，但是，采用使得被推壓到具有充分的厚度的接口芯片2’上那樣地進行接合的辦法，由于可以矯正DRAM1芯片的撓曲，故可以減小接合后的撓曲。
另外，在本實施形態(tài)中，雖然是在把接口芯片2’和DRAM1接合起來之前涂敷底層填充樹脂8，然后進行芯片間的接合的，但是在使用浸透性高的底層填充樹脂8的情況下，也可以在芯片間接合結(jié)束后，再使底層填充樹脂8向接合突點間浸透。在該情況下，可以防止突點間接合時的由底層填充的助焊劑等產(chǎn)生的空隙的發(fā)生。但是，如果要使用的底層填充樹脂8的浸透性不足，由于存在著不能充分地實施底層填充密封的可能性，故究竟哪種工序是理想的，要根據(jù)所要使用的底層填充樹脂的特性等決定。
其次，如圖5D所示，在接合后的DRAM1的背面上設(shè)置Au突點9。然后，用所設(shè)置的Au突點，返回到圖5B所示的工序，用與先前大體上同樣的工藝疊層第2段的DRAM1。采用反復進行該工序的辦法，就可以在接口芯片2’上面疊層8塊DRAM1。
其次，如圖5E所示，涂敷在圖5B到5D的工序中進行了疊層的DRAM1的底層填充樹脂8。然后，載置上具有Au突點9B和貫通電極7B的Si內(nèi)插板3后，如圖5F所示，把兩者接合起來。
另外，在本實施形態(tài)中，雖然是依次進行各個芯片間的接合，但是，也可以使用于進行接合的底層填充在非真正硬化的狀態(tài)下不斷疊層下去，在已疊層上Si內(nèi)插板3的階段中再進行真正硬化的工序。在該情況下，可以減少要給全體施加的熱履歷。
其次，如圖5G所示，一直到厚度變成為60微米為止對接口芯片2進行背研磨。這時，已用小的撓曲把8塊DRAM1和1塊Si內(nèi)插板3接合起來。故即便是接口芯片2變薄，也可以防止在疊層起來的構(gòu)造全體上產(chǎn)生大的撓曲變形。此外，由于各個芯片的平面尺寸是相同的，不會變成為薄的Si被剝離下來，故可以防止處理時的斷裂等的發(fā)生。
其次，如圖5H所示，在Si內(nèi)插板3的背面上，形成焊料球15，如圖5I所示，與樹脂基板內(nèi)插板4進行接合。這時，Si內(nèi)插板3與樹脂基板內(nèi)插板4的接合面，要用底層填充樹脂11密封起來。
然后，如圖5J所示，采用用模制樹脂5把樹脂基板內(nèi)插板4和接口芯片2、DRAM1和Si內(nèi)插板3密封起來，如圖5K所示，在樹脂基板4的背面上形成用來與模塊基板進行連接的突點6的辦法，就可以制造半導體器件10。此外，根據(jù)需要，還可以如圖1所示，在模制樹脂5的上表面上通過熱傳導性樹脂13設(shè)置散熱板12。借助于這樣的工序，就可以組裝可靠性高的半導體器件。
其次，用圖6對本實施形態(tài)的半導體器件的第2制造方法進行說明。
圖6的工序圖示出了本發(fā)明的實施形態(tài)1的半導體器件的第2制造方法。另外，與圖1到圖5K相同的標號，表示同一部分。
在圖5A到5K所示的第1組裝方法中，在把DRAM1、接口芯片2、Si內(nèi)插板3切成芯片尺寸后再進行疊層。該方法，即便是各個芯片的成品率不好的狀態(tài)下，由于也可以對各個芯片進行檢查，僅僅把合格品匯集起來進行疊層，故是一種特別適合于高端產(chǎn)品的組裝方法。另一方面，在各個芯片的成品率好的產(chǎn)品組裝中，可以使用采用進行在晶片狀態(tài)下的疊層而不是對每一個芯片進行疊層的辦法提高組裝效率的工序。
圖6A到6J，示出了在晶片狀態(tài)下進行的疊層工序。首先，如圖6A所示，準備實施背研磨之前的充分地厚的晶片狀態(tài)的接口芯片2’和實施背研磨之前的晶片狀態(tài)的DRAM1’。雖然由于沒有對DRAM1’實施背研磨而未貫通，但是卻設(shè)置有已埋入到Si內(nèi)部的多晶硅的電極7。
其次，如圖6B所示，事前向晶片結(jié)合部分上涂敷底層填充樹脂8，如圖6C所示，用Au的金屬間接合把兩晶片的突點連接起來。這時，要用不含助焊劑的底層填充樹脂的使用或用來使助焊劑逃逸在晶片的一部分上設(shè)置逃逸孔等，防止在底層填充樹脂中產(chǎn)生空隙。
其次，如圖6D所示，對晶片級的DRAM1’的背面實施背研磨，使多晶硅的貫通電極7露出來。
其次，如圖6E所示，在露出來的電極上面設(shè)置Au突點9。然后，采用反復進行圖6B到6E的工序的辦法，就可以在晶片狀態(tài)下把1塊接口芯片2和8塊DRAM1疊層起來。
其次，如圖6F所示，準備未實施背研磨的晶片狀態(tài)的Si內(nèi)插板3’，如圖6G所示，把晶片狀態(tài)的Si內(nèi)插板3’連接到疊層起來的DRAM1上，然后，如圖6H所示，實施背研磨，以使Si內(nèi)插板3’的背面露出來。
其次，如圖6I所示，一直到厚度60微米為止對接口芯片2的背面進行背研磨，如圖6J所示，采用劃片的辦法，完成以芯片尺寸把接口芯片、8塊的DRAM1和Si內(nèi)插板3疊層起來的構(gòu)造體。之后的工序，轉(zhuǎn)移到圖5F以后的工序，就可以制造半導體器件10。
另外，在圖5A到5K或圖6A到6J所示的制造工序，在可進行各種各樣的考慮的本發(fā)明的實施形態(tài)中，示出了在芯片狀態(tài)下進行組裝的組裝方法和在晶片狀態(tài)下進行組裝的組裝方法的各1個制造方法，即便是用另外的工序制造的半導體器件，只要具有本發(fā)明的特長，理所當然地也可以得到本發(fā)明的效果。
如上所述，倘采用本實施形態(tài)，由于要在構(gòu)成存儲單元的多塊的DRAM芯片的上面疊層對全部存儲單元總括地進行控制的接口芯片，并用貫通電極把這些芯片連接起來，故可以減少發(fā)熱量。
此外，由于要把發(fā)熱量大的接口芯片設(shè)置到要進行疊層的半導體芯片的最上層，故可以抑制動作時的半導體器件的溫度上升。
再有，由于要把接口芯片設(shè)置到進行疊層的DRAM芯片的上面，把Si的內(nèi)插板設(shè)置在下面，故即便是DRAM芯片薄的情況下，也可以減小在DRAM芯片中產(chǎn)生的應力。
此外，由于要用多塊的內(nèi)插板，故將使得各個芯片聞的貫通電極和模塊基板的端子這樣的步距差異大的布線間的引繞變得容易起來。
此外，由于把半導體器件的外部端子配置在芯片的周邊部分上而不是DRAM芯片的正下面，故可以提高安裝后的連接部分對溫度變化的可靠性。
其次，用圖7A、7B，對本發(fā)明的實施形態(tài)2的半導體器件的構(gòu)成進行說明。
圖7A、7B的構(gòu)成圖示出了本發(fā)明的實施形態(tài)2的半導體器件的構(gòu)成，圖7A是側(cè)面剖面圖，圖7B是底視圖。另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)的半導體器件10A中，不僅要在DRAM1的底面周邊部分上設(shè)置焊料球6，在DRAM1的中央部分正下面，也設(shè)置有用來進行樹脂基板內(nèi)插板4與模塊基板的接合的焊料球6A。
在把焊料球6A配置在DRAM1的正下面的情況下，由溫度變化產(chǎn)生的Si與模塊基板的熱變形量差對于焊料球6A就起著剪切負荷的作用。但是，在DRAM1的中央部分處，不會發(fā)生Si與模塊基板的熱變形量差。為此，在配置在DRAM1的中央部分附近的焊料球6A上只能發(fā)生小的剪切方向負荷，可以確保連接壽命。由于在DRAM1的正下面有焊料球，故可以效率良好地使在芯片中產(chǎn)生的熱向模塊基板逃逸。
因此，接口芯片2與模塊基板之間的布線管腳個數(shù)多而且恰好在樹脂基板內(nèi)插板4的周邊部分不能配置焊料球6的情況下，或者，在接口芯片2與DRAM1的發(fā)熱量大的情況下，就可以使用本實施形態(tài)這樣的焊料球配置。
其次，用圖8A、8B對本發(fā)明的實施形態(tài)3的半導體器件的構(gòu)成進行說明。
圖8的構(gòu)成圖示出了本發(fā)明的實施形態(tài)3的半導體器件的構(gòu)成，圖8A是側(cè)面剖面圖，圖8B是底視圖。另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)在半導體器件10B中，在樹脂基板內(nèi)插板4的整個上表面上，都配置有焊料球6B。如上所述，在不把焊料球6B配置在樹脂基板內(nèi)插板4的整個下表面上的情況下，歸因于熱變形在配置在DRAM1的拐角部分周邊上的焊料球6B中就會產(chǎn)生大的剪切變形負荷，存在著產(chǎn)生龜裂或破斷的懸念。因此，把這些焊料球用做信號布線或電源布線是不適當?shù)?。但是，即便是在焊料?B中發(fā)生了龜裂或破斷的情況下，由于較熱導率比沒有焊料球而且DRAM1的正下面變成了空氣層的情況下大，故比起沒有焊料球6B的情況來半導體器件的散熱特性將會提高。
因此，在接口芯片3或DRAM1的發(fā)熱量大而且需要提高散熱特性的半導體器件中，可以使用本實施形態(tài)這樣的焊料球配置。
其次，用圖9對本發(fā)明的實施形態(tài)4的半導體器件的構(gòu)成進行說明。
圖8的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)4的半導體器件的構(gòu)成，另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)在半導體器件10C中，在樹脂基板內(nèi)插板4的下表面上，配置管腳81而不是焊料球。由于在樹脂基板內(nèi)插板4和模塊基板之間的接合中使用管腳81，故半導體器件10C，就不會經(jīng)受焊料回流工序的熱履歷。在使半導體器件通過回流工序時，當樹脂或底層填充樹脂等的樹脂吸濕后，就存在著產(chǎn)生樹脂斷裂等的缺憾的懸念。為此。在用戶一側(cè)進行器件向模塊基板上的安裝的情況下，用戶就必須進行吸濕管理。但是，在像本實施形態(tài)那樣使用管腳81進行器件向模塊基板上的安裝的情況下，則沒有必要進行該管理，可以減輕用戶一側(cè)的負擔。但是，在本實施形態(tài)的情況下，用戶必須在模塊基板1上設(shè)置用來接受管腳81的插座。
其次，用圖10，對本發(fā)明的實施形態(tài)5的半導體器件的構(gòu)成，進行說明。
圖10的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)5的半導體器件的構(gòu)成，另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)的半導體器件10D中，在樹脂基板內(nèi)插板4下表面上，配置的是插座91而不是焊料球。在本實施形態(tài)中，與圖9的實施形態(tài)同樣，由于不需要在用戶一側(cè)進行回流工序，故可以減輕用戶一側(cè)的吸濕管理的負擔。但是，在本實施形態(tài)中，用戶必須在模塊基板上設(shè)置與插座91對應的插座。
其次，用圖11對本發(fā)明的實施形態(tài)6的半導體器件的構(gòu)成進行說明。
圖11的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)6的半導體器件的全體構(gòu)成。另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)中，采用在1塊模塊基板101上裝載多個上面所說的構(gòu)成的半導體器件的辦法，實現(xiàn)了大容量的存儲器模塊。模塊基板101具備模塊基板端子102。在DIMM規(guī)格的模塊基板上面單面可以裝載6個左右，在兩面上可以裝載12個左右的半導體器件10，如果如上所述設(shè)1個半導體器件10的存儲容量為0.5GB，則具備12個半導體器件的存儲器模塊的存儲容量就變成為6GB。因此，采用把本半導體器件安裝在DIMM規(guī)格的模塊基板或SODIMM規(guī)格的模塊基板上的辦法，與同樣規(guī)格的現(xiàn)狀的產(chǎn)品比較，可以得到容量非常大的存儲器模塊產(chǎn)品。
其次，用圖12對本發(fā)明的實施形態(tài)7的半導體器件的構(gòu)成進行說明。
圖12的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)7的半導體器件的全體構(gòu)成。另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)中，在半導體器件10E的內(nèi)部，裝載有DRAM1以外的元件。在本半導體器件10E中，由于樹脂基板內(nèi)插板4的平面尺寸比DRAM1的平面尺寸大，故可以在樹脂基板內(nèi)插板4上面表面安裝芯片電阻或芯片電容等的無源元件111。由于要像這樣地內(nèi)置無源元件，故可以增強作為半導體元件的功能。
其次，用圖13對本發(fā)明的實施形態(tài)8的半導體器件的構(gòu)成進行說明。
圖13的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)8的半導體器件的全體構(gòu)成。另外，與圖1和圖2相同的標號，表示同一部分。
在本實施形態(tài)中，在8塊疊層起來的DRAM1的上部設(shè)置Si內(nèi)插板121，在Si內(nèi)插板121的上部，裝載邏輯電路等的DRAM以外的半導體元件122，在最上部裝載接口芯片2。如上所述，由于要把Si內(nèi)插板121配置在DRAM和DRAM以外的電路之間，故可以混合裝載各種各樣的電路。這時，由于在DRAM以外的芯片122上也與DRAM同樣把貫通電極配置成芯片中央的十字形狀，故可以進行與用戶一側(cè)的要求對應的各種各樣的芯片的組合。再有，除去DRAM以外的要裝載的芯片，可以裝載多塊而沒有必要是1塊。
其次，用圖14和圖15對本發(fā)明的實施形態(tài)9的半導體器件的構(gòu)成進行說明。
圖14的側(cè)面剖面圖示出了本發(fā)明的實施形態(tài)9的半導體器件的全體構(gòu)成。圖15的側(cè)面剖面圖示出了已裝載上本發(fā)明的實施形態(tài)9的半導體器件的存儲器模塊的構(gòu)成。另外，與圖1和圖2相同的標號，表示同一部分。
如圖14所示，本半導體器件10G，由疊層起來的8塊DRAM1、配置在疊層起來的DRAM1的上部的作為第2內(nèi)插板的Si內(nèi)插板3、配置在疊層起來的DRAM1的下部的接口芯片2、配置在其更下部的樹脂基板內(nèi)插板4構(gòu)成。這些構(gòu)件1、2、3、4，要用模制樹脂5密封起來，此外，還設(shè)置有作為用來進行與模塊基板之間的連接的外部端子的焊料球6。就是說，與圖1所示的構(gòu)成，把Si內(nèi)插板3與接口芯片2的上下位置顛倒了過來。采用把接口芯片2與Si內(nèi)插板3的厚度，(例如，60微米)做成為大于等于DRAM1的厚度(例如，50微米)的辦法，在降低了因組裝時或動作時的溫度變化等在DRAM1中產(chǎn)生的熱應力的同時，還防止了DRAM1因被周邊的樹脂污染使得元件特性惡化。此外，Si內(nèi)插板3，由于理想的是使用具有大于半導體元件1的線膨脹系數(shù)的線膨脹系數(shù)的構(gòu)件，故在這里，使用的是作為與半導體元件1相同的材料的Si。另外，作為第2內(nèi)插板，可以使用氮化鋁或氧化鋁之類的陶瓷。
用貫通電極把多塊DRAM芯片1和接口芯片2連接起來。設(shè)置在Si內(nèi)插板3上的電極，借助于鍵合金絲41與設(shè)置在樹脂基板內(nèi)插板4上的電極進行連接。
如圖15所示，在樹脂基板內(nèi)插板4上，設(shè)置有已貫通了的熱傳導性優(yōu)良的銅通路42。銅通路42與在樹脂基板內(nèi)插板4的上表面上形成的焊料球6C連接起來。另一方面，在模塊基板50上，設(shè)置有已貫通了的熱傳導性優(yōu)良的銅通路51。用焊料球6C把銅通路51與銅通路42連接起來，接口芯片2的發(fā)熱，通過銅通路42、51向外部散熱。
倘采用以上的構(gòu)成，采用把總括地對全部存儲單元進行控制的接口芯片疊層到構(gòu)成存儲單元的多塊DRAM芯片的下面，用貫通電極把這些芯片連接起來的辦法，也可以減少發(fā)熱量。
此外，由于把接口芯片設(shè)置在要進行疊層的DRAM芯片的下面，在上面設(shè)置Si內(nèi)插板，故即便是在DRAM芯片薄的情況下，也可以減小在DRAM芯片上產(chǎn)生的應力。
再有，由于在芯片的周邊部分而不在DRAM芯片的正下方配置半導體器件的外部端子，故可以提高安裝后的連接部分對溫度變化的可靠性。
以上根據(jù)實施形態(tài)具體地對本發(fā)明進行了說明，但是本發(fā)明并不限于上述實施形態(tài)，不言而喻在不脫離本發(fā)明的宗旨的范圍內(nèi)，種種的變更是可能的。
權(quán)利要求
1.一種半導體器件，具有疊層狀態(tài)的多個半導體元件，這些半導體元件中的至少一個半導體元件用貫通電極與其它半導體元件形成導通，其特征在于上述半導體器件具備接口芯片，該接口芯片疊層于上述疊層狀態(tài)的多個半導體元件的上面或下面并且成為外部與上述半導體元件之間的接口。
2.根據(jù)權(quán)利要求1所述的半導體器件，其特征在于上述接口芯片配置在上述疊層狀態(tài)的多個半導體元件的最上層。
3.根據(jù)權(quán)利要求2所述的半導體器件，其特征在于還具備樹脂內(nèi)插板；以及配置在上述樹脂內(nèi)插板與上述疊層狀態(tài)的多個半導體元件之間的第2內(nèi)插板，該第2內(nèi)插板的厚度大于等于上述半導體元件的厚度且線膨脹系數(shù)小于上述樹脂內(nèi)插板的線膨脹系數(shù)大于等于上述疊層狀態(tài)的多個半導體元件的線膨脹系數(shù)。
4.根據(jù)權(quán)利要求1所述的半導體器件，其特征在于還具備配置在上述疊層狀態(tài)的多個半導體元件的最上層的第2內(nèi)插板，該第2內(nèi)插板厚度大于等于上述半導體元件的厚度且線膨脹系數(shù)大于等于上述疊層的狀態(tài)的多個半導體元件的線膨脹系數(shù)；以及樹脂內(nèi)插板，上述接口芯片配置在上述樹脂內(nèi)插板與上述疊層狀態(tài)的多個半導體元件之間。
5.根據(jù)權(quán)利要求3所述的半導體器件，其特征在于上述第2內(nèi)插板用Si構(gòu)成。
6.根據(jù)權(quán)利要求4所述的半導體器件，其特征在于上述第2內(nèi)插板用Si構(gòu)成。
7.根據(jù)權(quán)利要求1所述的半導體器件，其特征在于上述半導體元件中的至少2個是存儲器。
全文摘要
課題在于提供可以降低動作時的溫度上升的半導體器件。把接口芯片2疊層到疊層起來的多個半導體元件1的上面。在多個半導體元件1的下面，配置Si內(nèi)插板3和樹脂基板內(nèi)插板4。Si內(nèi)插板3配置在樹脂內(nèi)插板4與多個半導體元件1之間，厚度比半導體元件1的厚度更厚，而且，具有小于樹脂內(nèi)插板4的線膨脹系數(shù)，大于等于多個半導體元件1的線膨脹系數(shù)的線膨脹系數(shù)。
文檔編號H01L25/07GK1665027SQ20041008180
公開日2005年9月7日 申請日期2004年12月30日 優(yōu)先權(quán)日2004年3月1日
發(fā)明者谷江尚史, 久野奈柄, 太田裕之, 池田博明, 安生一郎, 片桐光昭, 渡邊祐二 申請人:株式會社日立制作所, 爾必達存儲器株式會社