專利名稱：一種集成電路制造工藝技術(shù)中的淺溝隔離工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路工藝技術(shù)領(lǐng)域，具體涉及一種不使用有源區(qū)硬掩膜和化學(xué)機(jī)械拋光工藝流程的淺溝隔離制造工藝。
背景技術(shù)：
在半導(dǎo)體集成電路工藝中，傳統(tǒng)的隔離技術(shù)是自對(duì)準(zhǔn)場(chǎng)氧化隔離技術(shù)，即以硬掩膜掩蔽有源區(qū)，將場(chǎng)區(qū)的襯底硅暴露，然后用熱氧化的方法，產(chǎn)生隔離區(qū)氧化硅。這種方法簡(jiǎn)單，實(shí)用性強(qiáng)，所用生產(chǎn)工藝成熟，缺點(diǎn)是會(huì)在有源區(qū)邊界形成‘鳥(niǎo)嘴’區(qū)，如圖1所示成為深亞微米工藝的發(fā)展中提高集程度的瓶頸。實(shí)踐中，‘鳥(niǎo)嘴’的尺寸很難減少到0.1μm以下。因此，當(dāng)微電子工藝的特征尺寸減小到0.25μm，場(chǎng)氧化工藝逐漸被淺槽隔離技術(shù)(STI)工藝所代替。用硬掩膜的保護(hù)有源區(qū)，將場(chǎng)區(qū)刻槽，再用CVD的方法在槽中形成隔離介質(zhì)，如圖1所示STI工藝的優(yōu)點(diǎn)是明顯的，可以最有效的利用有源區(qū)的線寬，提高集程度。結(jié)合化學(xué)機(jī)械拋光工藝的STI技術(shù)可以做到極高的表面平坦化，增加后道布線的層數(shù)。但是，STI工藝也存在工藝復(fù)雜，不易控制的問(wèn)題。常見(jiàn)的有，STI氧化硅過(guò)磨削(Dishing)和有源區(qū)硬掩膜過(guò)磨削(Erosion)。STI氧化硅過(guò)磨削(Dishing)問(wèn)題由于圖形密度的影響，CMP工藝在不同圖形區(qū)域的磨削速率不同，在有源區(qū)圖形密度較大的區(qū)域相對(duì)于密度較小的區(qū)域，磨削速度較低。因此當(dāng)有源區(qū)圖形密度較低的區(qū)域，有源區(qū)上淺槽隔離氧化硅已經(jīng)磨削完成，但圖形密度較高的區(qū)域?qū)⒂醒趸铓埩簟榱饲宄龤埩粞趸?，CMP(化學(xué)機(jī)械拋光)工藝需要一定時(shí)間的過(guò)磨削。這種過(guò)磨削會(huì)造成隔離槽中的氧化硅損失，槽寬增加，這種現(xiàn)象越嚴(yán)重，使氧化硅平面低于有源區(qū)平面。這就是‘Dising’現(xiàn)象。STI有源區(qū)硬掩膜過(guò)磨削(Erosion)問(wèn)題在CMP工藝中，為保護(hù)有源區(qū)不受影響，需在有源區(qū)淀積硬掩膜層。雖然工藝中采用的漿料對(duì)硬掩膜有選擇性，但由于工藝過(guò)程中的機(jī)械作用，硬掩膜層也會(huì)有磨削現(xiàn)象，特別是如上所述的過(guò)磨削。因硬掩膜層需要支持整個(gè)過(guò)磨削過(guò)程，損失較為嚴(yán)重，尤其是在有源區(qū)圖形密度低的區(qū)域，有源區(qū)邊緣有可能被磨到從而導(dǎo)致器件的出現(xiàn)某些問(wèn)題。這就是‘Erosion’現(xiàn)象。這兩種現(xiàn)象，都將導(dǎo)致隔離槽中的氧化硅降低，造成有源區(qū)邊緣暴露，門(mén)電壓降低，漏電增加，即導(dǎo)致所謂的‘Hump’效應(yīng)。
為控制‘Dishing’和‘Erosion’現(xiàn)象，隔離槽保護(hù)硬掩膜工藝被引進(jìn)淺槽隔離技術(shù)中。即在隔離槽中介電材料生長(zhǎng)之后，淀積硬掩膜層，然后保留寬槽部分的硬掩膜，其余部分以刻蝕的方法除去。這樣在CMP工藝當(dāng)中，場(chǎng)保護(hù)硬掩膜可以起到阻止寬隔離槽中介電材料的損失，并且由于調(diào)整了硬掩膜圖形的密度，對(duì)Erosion現(xiàn)象起到了良好的抑制作用。但明顯的，上述操作將大大增加工藝的復(fù)雜程度，并且容易產(chǎn)生不良的副作用，如硅錐現(xiàn)象、淺溝隔離氧化層高度難以控制、后續(xù)工藝硬掩膜層移除不凈，上述問(wèn)題會(huì)極大影響半導(dǎo)體產(chǎn)品的合格率。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種新的淺溝隔離工藝，以克服化學(xué)機(jī)械拋光中的‘Dishing’和‘Erosion’問(wèn)題，并解決硅錐現(xiàn)象、淺溝隔離氧化層高度難以控制、后續(xù)工藝硬掩膜層移除不凈的問(wèn)題。
本發(fā)明提出的淺槽隔離工藝，是直接對(duì)硅表面工藝處理產(chǎn)生隔離槽，并淀積2~5層薄膜，采用材料的表面回流和平坦化回刻刻蝕工藝，形成淺溝隔離，上述材料的表面回流，是使用化學(xué)氣相沉積、物理氣相沉積或旋涂工藝淀積表面回流材料并加以烘烤，達(dá)到回流效果；表面回流材料可以是硼磷硅玻璃、磷硅玻璃、硼硅玻璃或旋涂硅玻璃，所述烘烤溫度為120度-500度。
本發(fā)明中，使用材料的表面回流和平坦化回刻刻蝕工藝，取代硬掩膜材料和化學(xué)機(jī)械拋光工藝，如圖2所示圖形。該工藝的主要步驟是(1)光刻、刻蝕有源區(qū)、去膠、清洗；(2)干氧氧化形成氧化物覆蓋裸露的硅表面，厚度10~100納米，清洗；(3)高密度等離子體化學(xué)氣相淀積，厚度400~800納米，清洗；(4)膜厚測(cè)量，得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度；(5)使用化學(xué)氣相沉積、物理氣相沉積或旋涂工藝淀積表面回流材料，并加以適當(dāng)烘烤，溫度120度-500度，以達(dá)到回流效果；(6)膜厚測(cè)量，得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度和回流材料的厚度；(7)平坦化回刻刻蝕，采用刻蝕終點(diǎn)監(jiān)測(cè)程序，實(shí)現(xiàn)平坦化效果，清洗；(8)膜厚測(cè)量，得到殘余氧化膜的厚度，計(jì)算濕法刻蝕所需時(shí)間；(9)濕法刻蝕，清洗，完成淺溝隔離工藝模塊。
在淺溝隔離制造工藝中，由于化學(xué)機(jī)械拋光和有源區(qū)硬掩膜的使用，在得到淺溝隔離的同時(shí)，產(chǎn)生不良的副作用，如硅錐現(xiàn)象、淺溝隔離氧化層高度難以控制、后續(xù)工藝硬掩膜層移除不凈。因此，本發(fā)明使用材料回流，回刻平坦化工藝，取代化學(xué)機(jī)械拋光工藝，不使用有源區(qū)硬掩膜層，成功克服化學(xué)機(jī)械拋光中的‘Dishing’和‘Erosion’問(wèn)題，也解決了硅錐現(xiàn)象、淺溝隔離氧化層高度難以控制、后續(xù)工藝硬掩膜層移除不凈的問(wèn)題，大大體高半導(dǎo)體產(chǎn)品的合格率。


圖1是自對(duì)準(zhǔn)場(chǎng)氧化工藝示意圖；圖2是本發(fā)明結(jié)構(gòu)工藝示意圖；附圖標(biāo)號(hào)1為場(chǎng)氧化工藝的隔離區(qū)、2為場(chǎng)氧化工藝的‘鳥(niǎo)嘴’現(xiàn)象、3為硅襯低、4為底部抗反射涂層、5為光刻膠、6為高密等離子體淀積、7為回流材料。
具體實(shí)施例方式
i.光刻、刻蝕有源區(qū)、去膠、清洗；ii.干氧氧化形成氧化物覆蓋裸露的硅表面，厚度10納米、100納米或50納米，清洗；iii.高密度等離子體化學(xué)氣相淀積，厚度400納米、800納米或600納米，清洗；iv.膜厚測(cè)量(得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度)；v.表面回流材料淀積，并加以適當(dāng)烘烤(溫度120度、500度或200度)達(dá)到回流效果；vi.膜厚測(cè)量(得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度和回流材料的厚度)；vii.平坦化回刻刻蝕，采用刻蝕終點(diǎn)監(jiān)測(cè)程序，實(shí)現(xiàn)平坦化效果，清洗；viii.膜厚測(cè)量(得到殘余氧化膜的厚度，計(jì)算濕法刻蝕所需時(shí)間)；ix.濕法刻蝕，清洗，完成淺溝隔離工藝模塊。
上述工藝步驟中，在各參數(shù)條件下均可獲得良好效果。
權(quán)利要求
1.一種集成電路制造工藝技術(shù)中的淺溝隔離工藝，其特征在于直接對(duì)硅表面工藝處理產(chǎn)生隔離槽，淀積2~5層薄膜，采用材料的表面回流和平坦化回刻刻蝕工藝，形成淺溝隔離。
2.根據(jù)權(quán)利要求1所述的淺溝隔離工藝，其特征在于所述材料的表面回流，是使用化學(xué)氣相沉積、物理氣相沉積或旋涂工藝淀積表面回流材料并加以烘烤，達(dá)到回流效果。
3.根據(jù)權(quán)利要求2所述的淺溝隔離工藝，其特征在于所述的表面回流材料是硼磷硅玻璃、磷硅玻璃、硼硅玻璃或旋涂硅玻璃，所述烘烤溫度為120度-500度。
4.根據(jù)權(quán)利要求1所述的淺溝隔離工藝，其特征在于主要步驟是(1)光刻、刻蝕有源區(qū)、去膠、清洗；(2)干氧氧化形成氧化物覆蓋裸露的硅表面，厚度10~100納米，清洗；(3)高密度等離子體化學(xué)氣相淀積，厚度400~800納米，清洗；(4)膜厚測(cè)量，得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度；(5)使用化學(xué)氣相沉積、物理氣相沉積或旋涂工藝淀積表面回流材料，并加以適當(dāng)烘烤，溫度120度-500度，以達(dá)到回流效果；(6)膜厚測(cè)量，得到實(shí)際高密度等離子體化學(xué)氣相淀積厚度和回流材料的厚度；(7)平坦化回刻刻蝕，采用刻蝕終點(diǎn)監(jiān)測(cè)程序，實(shí)現(xiàn)平坦化效果，清洗；(8)膜厚測(cè)量，得到殘余氧化膜的厚度，計(jì)算濕法刻蝕所需時(shí)間；(9)濕法刻蝕，清洗，完成淺溝隔離工藝模塊。
全文摘要
本發(fā)明屬集成電路制造工藝技術(shù)領(lǐng)域，具體是一種不使用有源區(qū)硬掩膜和化學(xué)機(jī)械拋光工藝流程的淺溝隔離工藝。淺槽隔離技術(shù)(STI)是隨著深亞微米集成電路技術(shù)的發(fā)展，而產(chǎn)生的一種新興的場(chǎng)區(qū)隔離技術(shù)。其中較為突出的是在化學(xué)機(jī)械拋光工藝中的Dishing和Erosion的問(wèn)題；有源區(qū)保護(hù)硬掩膜刻蝕中產(chǎn)生的硅錐問(wèn)題。本發(fā)明工藝是在硅表面直接淀積高密等離子氧化層產(chǎn)生隔離槽并在其表面淀積薄膜，利用材料的表面回流和平坦化回刻刻蝕工藝達(dá)到平坦效果，取代化學(xué)機(jī)械拋光和有源區(qū)保護(hù)硬掩膜工藝，有效解決上述問(wèn)題。
文檔編號(hào)H01L21/76GK1632939SQ200410093460
公開(kāi)日2005年6月29日 申請(qǐng)日期2004年12月23日 優(yōu)先權(quán)日2004年12月23日
發(fā)明者朱駿, 金虎 申請(qǐng)人:上海華虹(集團(tuán))有限公司, 上海集成電路研發(fā)中心有限公司