專利名稱：應(yīng)用大馬士革工藝制造集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明屬集成電路工藝技術(shù)領(lǐng)域，具體涉及利用雙層光敏感材料和單層光敏材料相互組合，使用分步制造通孔和金屬導(dǎo)線的大馬士革技術(shù)工藝制造集成電路的方法。
背景技術(shù)：
伴隨集成電路制造工藝的不斷進(jìn)步，半導(dǎo)體器件的體積正變得越來(lái)越小，使得金屬之間的寄生電容也越來(lái)越大，對(duì)于微處理器，芯片速度的限制主要由鍍層中的電阻和寄生電容產(chǎn)生。其結(jié)果電阻-電容時(shí)間延遲、訊號(hào)間的相互干擾及其能量損耗等問(wèn)題日益突出，為了解決電阻-電容時(shí)間延遲的問(wèn)題，產(chǎn)業(yè)的響應(yīng)一直是使用符合IC工藝的低介電材料(介電常數(shù)2.0到4.0)，使多重金屬內(nèi)連線之間的介電層的介電常數(shù)比硅更低的，從而降低寄生電容；而在電阻方面，在過(guò)去的30年中，半導(dǎo)體工業(yè)界都是以鋁作為連接器件的材料，但隨著芯片的縮小，工業(yè)界需要更細(xì)，更薄的連接，而且鋁的高電阻特性也越來(lái)越難以符合需求。而且在高密度特大規(guī)模集成電路的情況下，高電阻容易造成電子發(fā)生“跳線”，導(dǎo)致附近的器件產(chǎn)生錯(cuò)誤的開(kāi)關(guān)狀態(tài)。也就是說(shuō)，以鋁作為導(dǎo)線的芯片可能產(chǎn)生無(wú)法與預(yù)測(cè)的運(yùn)作情況，同時(shí)穩(wěn)定性也較差。在如此細(xì)微的電路上，銅的傳輸信號(hào)速度比鋁更快、而且也更加穩(wěn)定。則使用低電阻的銅金屬導(dǎo)線金屬互聯(lián)工藝取代原先的鋁工藝，在細(xì)微的電路上，銅的傳輸信號(hào)速度比鋁更快、而且也更加穩(wěn)定。
多層連線電容的計(jì)算公式
C=2(Cl+Cv)=2kϵ0LTW(1W2+1T2)]]>(公式1)其中，(k為介電常數(shù))由公式可見(jiàn)，介電常數(shù)越低，電容越小。
多層連線電阻-電容時(shí)間延遲計(jì)算公式RCdelay=2ρkϵ0L2(1W2+1T2)]]>(公式2)其中，(k為介電常數(shù)；ρ為金屬電阻率)由公式可見(jiàn)，介電常數(shù)越低，電阻越小，多層連線電阻-電容時(shí)間延遲也越短。
傳統(tǒng)集成電路的金屬連線是以金屬層的刻蝕方式來(lái)制作金屬導(dǎo)線，然后進(jìn)行介電層的填充、介電層的化學(xué)機(jī)械拋光，重復(fù)上述工序，進(jìn)而成功進(jìn)行多層金屬疊加。但當(dāng)金屬導(dǎo)線的材料由鋁轉(zhuǎn)換成電阻更低的銅的時(shí)候，由于銅的干刻較為困難，因此新的鑲嵌技術(shù)對(duì)銅的制程來(lái)說(shuō)就極為必須。
鑲嵌技術(shù)又稱為大馬士革工藝，字源來(lái)自以鑲嵌技術(shù)聞名于世的敘利亞城市大馬士革，早在2500年前在那里所鑄造的刀劍，就已經(jīng)使用這項(xiàng)技術(shù)來(lái)鍛造。鑲嵌技術(shù)是首先在介電層上刻蝕金屬導(dǎo)線用的圖形，然后再填充金屬，再對(duì)金屬進(jìn)行金屬機(jī)械拋光，重復(fù)上述工序，進(jìn)而成功進(jìn)行多層金屬疊加。鑲嵌技術(shù)的最主要特點(diǎn)是不需要進(jìn)行金屬層的刻蝕工藝，這對(duì)銅工藝的推廣和應(yīng)用極為重要。
集成電路制造技術(shù)已經(jīng)跨入130nm的時(shí)代。目前的絕大多數(shù)銅布線處于180到130nm工藝階段，約40％的邏輯電路生產(chǎn)線會(huì)用到銅布線工藝。到了90nm工藝階段，則有90％的半導(dǎo)體生產(chǎn)線采用銅布線工藝。采用Cu-CMP的大馬士革鑲嵌工藝是目前唯一成熟和已經(jīng)成功應(yīng)用到IC制造中的銅圖形化工藝。鑲嵌結(jié)構(gòu)(大馬士革結(jié)構(gòu))一般常見(jiàn)兩種單鑲嵌結(jié)構(gòu)以及雙鑲嵌結(jié)構(gòu)。單鑲嵌結(jié)構(gòu)(單大馬士革結(jié)構(gòu))(圖1)以及雙鑲嵌結(jié)構(gòu)(雙大馬士革結(jié)構(gòu))(圖2)。單鑲嵌結(jié)構(gòu)如前所述，僅是把單層金屬導(dǎo)線的制作方式由傳統(tǒng)的(金屬刻蝕+介電層填充)方式改為鑲嵌方式(介電層刻蝕+金屬填充)，較為單純。而雙鑲嵌結(jié)構(gòu)則是將通孔以及金屬導(dǎo)線結(jié)合一起，如此只需一道金屬填充步驟，可簡(jiǎn)化制程，不過(guò)鑲嵌結(jié)構(gòu)的制作也相應(yīng)復(fù)雜，困難。制作雙鑲嵌結(jié)構(gòu)的常用方法一般有1、全通孔優(yōu)先法(Full VIA First)；2、半通孔優(yōu)先法(Partial VIA First)；3、金屬導(dǎo)線優(yōu)先法(Full Trench First)；4、自對(duì)準(zhǔn)法(Self-alignment method)等幾種。但上述幾種方法都各自存在著優(yōu)勢(shì)和不足，加以評(píng)估改進(jìn)后，目前全通孔優(yōu)先法(Full VIA First)在工業(yè)界應(yīng)用最為廣泛。全通孔優(yōu)先法(Full VIA First)這種工藝沒(méi)有對(duì)準(zhǔn)問(wèn)題，沒(méi)有通孔失效問(wèn)題且工藝窗口較大，但問(wèn)題主要集中在通孔填充的步驟上，失敗的通孔填充或者填充不均勻的表現(xiàn)必然導(dǎo)致后道工序的不良反應(yīng)，甚至失效，并且常規(guī)的填充試劑和后續(xù)光刻工藝使用多種不同類型化學(xué)物質(zhì)，工藝繁瑣，而且后道刻蝕工藝復(fù)雜。隨著工藝的不斷前進(jìn)，這些問(wèn)題也越加敏感。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種非化學(xué)反應(yīng)刻蝕手段的大馬士革工藝制造集成電路的方法，減少實(shí)際生產(chǎn)中的填充缺陷發(fā)生，簡(jiǎn)化刻蝕的工藝要求，進(jìn)一步提高合格率，同時(shí)縮小電阻-電容時(shí)間延遲。
本發(fā)明的應(yīng)用大馬士革工藝制造集成電路的方法在大馬士革底層通孔介質(zhì)層上先使用單層光敏感材料光刻工藝進(jìn)行通孔的制造，再使用雙層光敏感材料的底層抗反射吸收材料填充通孔，使用雙層光敏感材料的頂層光敏感試劑覆蓋大馬士革底層通孔介質(zhì)層及雙層光敏感材料的底層抗反射吸收材料，隨后多次涂布、烘烤雙層光敏感材料的頂層光敏感低介電常數(shù)試劑，通過(guò)光刻、顯影以及等離子體表面硬化處理，形成大馬士革上層金屬導(dǎo)線槽介質(zhì)層。
上述應(yīng)用大馬士革工藝制造集成電路的方法的主要工藝步驟是
(1)沉積大馬士革底層通孔介質(zhì)層；(2)在大馬士革底層通孔介質(zhì)層表面涂布單層光敏感材料，進(jìn)行光刻、刻蝕通孔、清洗；(3)在通孔內(nèi)及大馬士革底層通孔介質(zhì)層表面涂布雙層光敏感材料的底層抗反射吸收材料，烘烤；(4)對(duì)雙層光敏感材料的底層抗反射吸收材料進(jìn)行刻蝕，該刻蝕停在大馬士革底層通孔介質(zhì)層表面；(5)在大馬士革底層通孔介質(zhì)層及雙層光敏感材料的底層抗反射吸收材料表面多次涂布和烘烤雙層光敏感材料的頂層光敏感低介電常數(shù)試劑，使其達(dá)到需要形成的大馬士革上層金屬導(dǎo)線槽介質(zhì)層的厚度，再通過(guò)光刻、顯影及等離子體表面硬化處理，使其形成氧化介質(zhì)薄膜，即大馬士革上層金屬導(dǎo)線槽介質(zhì)層；(6)去膠剝離雙層光敏感材料的底層抗反射吸收材料，清洗，完成大馬士革的制造工藝流程。
該單層光敏感材料由酮類，醚類，烷烴類有機(jī)溶劑和感光交聯(lián)樹(shù)脂構(gòu)成，分子量在85000到150000之間。該雙層光敏材料的底層抗反射填充材料由酮類，醚類，烷烴類有機(jī)溶劑和抗反射吸收材料交聯(lián)樹(shù)脂構(gòu)成，分子量在5000到50000之間；該雙層光敏感材料的頂層光敏感低介電常數(shù)試劑由酮類，醚類，烷烴類有機(jī)溶劑，含氧、氟多孔疏松結(jié)構(gòu)的有機(jī)基團(tuán)和含硅原子團(tuán)的交聯(lián)樹(shù)脂構(gòu)成，分子量在85000到150000之間。
單層光敏感材料或雙層光敏感材料的每次涂布劑量為1.5ml到5ml，涂布次數(shù)為1到3次，烘烤溫度為60℃到250℃，烘烤次數(shù)為1到3次，烘烤時(shí)間為10秒到120秒；對(duì)所述雙層光敏感材料的頂層光敏感低介電常數(shù)試劑的等離子體表面硬化處理每次的處理時(shí)間為50秒到500秒，氣壓為5托到50托，功率為100瓦到500瓦，溫度為150℃到400℃，
該等離子體，其原料源可以包含惰性氣體如氦、氖、氬、氪和氙中的一種或幾種，也可以包含一氧化碳、二氧化碳、二氧化硫和氮?dú)庵械囊环N或幾種。
該氧化介質(zhì)層薄膜是二氧化硅薄膜。
對(duì)雙層光敏感材料的底層抗反射吸收材料進(jìn)行刻蝕，其原料源可以是惰性氣體混合氧氣，如氦混合氧氣或氖混合氧氣，其惰性氣體與氧氣的比例為0.5∶1到2∶1；刻蝕可為終點(diǎn)自動(dòng)檢測(cè)；氣壓為5托到50托，功率為100瓦到300瓦，溫度為50℃到100℃。
該頂層光敏感低介電常數(shù)試劑的涂布次數(shù)為1到5次。
本發(fā)明的大馬士革工藝制造集成電路的方法使用非化學(xué)反應(yīng)刻蝕手段，減少實(shí)際生產(chǎn)中的填充缺陷發(fā)生，簡(jiǎn)化刻蝕的工藝要求，進(jìn)一步提高合格率，并且由于使用低介電常數(shù)的多孔材料，大大降低了金屬導(dǎo)線間和金屬層之間的電容，進(jìn)一步縮小了電阻-電容時(shí)間延遲。


圖1是單鑲嵌結(jié)構(gòu)(單大馬士革結(jié)構(gòu))示意圖；圖2是雙鑲嵌結(jié)構(gòu)(雙大馬士革結(jié)構(gòu))示意圖；圖3A至圖3G是本發(fā)明的應(yīng)用大馬士革工藝制造集成電路的方法流程示意圖。
標(biāo)號(hào)說(shuō)明1大馬士革介質(zhì)層 2底部刻蝕阻擋層 3單層光敏感材料4雙層光敏感材料的底層抗反射吸收材料5雙層光敏感材料頂層光敏感低介電常數(shù)試劑6多孔疏松結(jié)構(gòu)7氧化介質(zhì)層薄膜
具體實(shí)施例方式
現(xiàn)結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的詳細(xì)說(shuō)明首先，沉積大馬士革底層通孔介質(zhì)層1。
其次，如圖3A所示(圖3A為涂布第一層單層光敏感材料示意圖)，在該大馬士革底層通孔介質(zhì)層表面涂布第一層單層光敏感材料3，進(jìn)行光刻。該第一層單層光敏感材料由酮類，醚類，烷烴類有機(jī)溶劑和感光交聯(lián)樹(shù)脂構(gòu)成，分子量在85000到150000之間。
其次，如圖3B所示(圖3B為通孔刻蝕示意圖)，在該大馬士革底層通孔介質(zhì)層上進(jìn)行通孔刻蝕、清洗。該刻蝕穿透底部刻蝕阻擋層2。
其次，如圖3C所示(圖3C為涂布雙層光敏感材料的底層抗反射吸收材料示意圖)，在該通孔內(nèi)及大馬士革底層通孔介質(zhì)層表面涂布雙層光敏感材料的底層抗反射吸收材料4，烘烤。該雙層光敏感材料的底層抗反射吸收材料由酮類，醚類，烷烴類有機(jī)溶劑和抗反射吸收材料交聯(lián)樹(shù)脂構(gòu)成，分子量在5000到50000之間。涂布劑量為1.5ml或2ml，低溫烘烤溫度為60℃、80℃或120℃，烘烤時(shí)間為60秒、80秒、100秒或120秒。
其次，如圖3D所示(圖3D為刻蝕雙層光敏感材料的底層抗反射吸收材料示意圖)，對(duì)該雙層光敏感材料的底層抗反射吸收材料進(jìn)行刻蝕，該刻蝕停在大馬士革底層通孔介質(zhì)層表面。實(shí)際使用的刻蝕原料源是氦混合氧氣，其氣體比例取1∶1、1∶1.5、1.5∶1、1∶2或2∶1，另一種方案采用氖混合氧氣，其氣體比例取1∶1、1∶1.5、1.5∶1、1∶2或2∶1；刻蝕為終點(diǎn)自動(dòng)檢測(cè)；氣壓設(shè)定為5托、10托、30托或50托；功率為100瓦、150瓦或300瓦；溫度為50℃、75℃或100℃。
其次，如圖3E所示(圖3E為涂布雙層光敏感材料的頂層光敏感低介電常數(shù)試劑示意圖)，第一次雙層光敏感材料的頂層光敏感低介電常數(shù)試劑5圖布，涂劑量為2ml、3ml、4ml或5ml，中溫烘烤溫度為90℃、100℃、120℃或140℃，烘烤時(shí)間為60秒、80秒、100秒或120秒；第二次雙層光敏感材料的頂層光敏感低介電常數(shù)試劑圖布，涂劑量為2ml、3ml、4ml或5ml，中溫烘烤溫度為90℃、100℃、120℃或140℃，烘烤時(shí)間為60秒、80秒、100秒或120秒。再進(jìn)行膜厚測(cè)量，并按第二次雙層光敏感材料的頂層光敏感低介電常數(shù)試劑涂布方法重復(fù)進(jìn)行涂布操作，直至達(dá)到要求厚度。形成多孔疏松結(jié)構(gòu)6。
其次，進(jìn)行曝光和顯影，形成要求的大馬士革上層金屬導(dǎo)線槽介質(zhì)層圖象。
再次，如圖3F所示(圖3F為等離子體表面硬化處理示意圖)，對(duì)光敏感材料的頂層光敏感低介電常數(shù)試劑進(jìn)行等離子體表面硬化處理，氣壓設(shè)定為5托、10托、30托或50托，功率為100瓦、150瓦或300瓦，溫度為80℃、95℃或110℃，使雙層光敏感材料頂層光敏感低介電常數(shù)材料形成氧化介質(zhì)薄膜7即二氧化硅薄膜。
最后，如圖3G所示(圖3G為去膠示意圖)，去膠剝離雙層光敏感材料的底層抗反射吸收材料，清洗，完成大馬士革的制造工藝流程。
上述工藝中，在各所選擇的不同參數(shù)條件下，均獲得良好的結(jié)果。
權(quán)利要求
1.一種應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于在大馬士革底層通孔介質(zhì)層上先使用單層光敏感材料光刻工藝進(jìn)行通孔的制造，再使用雙層光敏感材料的底層抗反射吸收材料填充通孔，使用雙層光敏感材料的頂層光敏感試劑覆蓋所述大馬士革底層通孔介質(zhì)層及所述雙層光敏感材料的底層抗反射吸收材料，隨后涂布、烘烤雙層光敏感材料的頂層光敏感低介電常數(shù)試劑，通過(guò)光刻、顯影以及等離子體表面硬化處理，形成大馬士革上層金屬導(dǎo)線槽介質(zhì)層。
2.根據(jù)權(quán)利要求1所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于包括如下步驟(1)沉積所述大馬士革底層通孔介質(zhì)層；(2)在所述大馬士革底層通孔介質(zhì)層表面涂布單層光敏感材料，進(jìn)行光刻、刻蝕通孔、清洗；(3)在所述通孔內(nèi)及所述大馬士革底層通孔介質(zhì)層表面涂布所述雙層光敏感材料的底層抗反射吸收材料，烘烤；(4)對(duì)所述雙層光敏感材料的底層抗反射吸收材料進(jìn)行刻蝕，所述刻蝕停在所述大馬士革底層通孔介質(zhì)層表面；(5)在所述大馬士革底層通孔介質(zhì)層及所述雙層光敏感材料的底層抗反射吸收材料表面涂布和烘烤所述雙層光敏感材料的頂層光敏感低介電常數(shù)試劑，使其達(dá)到需要形成的所述大馬士革上層金屬導(dǎo)線槽介質(zhì)層的厚度，再通過(guò)光刻、顯影及等離子體表面硬化處理，使其形成氧化介質(zhì)薄膜，即所述大馬士革上層金屬導(dǎo)線槽介質(zhì)層；(6)去膠剝離所述雙層光敏感材料的底層抗反射吸收材料，清洗，完成大馬士革的制造工藝流程。
3.根據(jù)權(quán)利要求1或2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述的單層光敏感材料由酮類，醚類，烷烴類有機(jī)溶劑和感光交聯(lián)樹(shù)脂構(gòu)成，分子量在85000到150000之間。
4.根據(jù)權(quán)利要求1或2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述雙層光敏材料的底層抗反射填充材料由酮類，醚類，烷烴類有機(jī)溶劑和抗反射吸收材料交聯(lián)樹(shù)脂構(gòu)成，分子量在5000到50000之間；所述雙層光敏感材料的頂層光敏感低介電常數(shù)試劑由酮類，醚類，烷烴類有機(jī)溶劑，含氧、氟多孔疏松結(jié)構(gòu)的有機(jī)基團(tuán)和含硅原子團(tuán)的交聯(lián)樹(shù)脂構(gòu)成，分子量在85000到150000之間。
5.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述單層光敏感材料或雙層光敏感材料的每次涂布劑量為1.5ml到5ml，涂布次數(shù)為1到3次，烘烤溫度為60℃到250℃，烘烤次數(shù)為1到3次，烘烤時(shí)間為10秒到120秒；對(duì)所述雙層光敏感材料的頂層光敏感低介電常數(shù)試劑的等離子體表面硬化處理每次的處理時(shí)間為50秒到500秒，氣壓為5托到50托，功率為100瓦到500瓦，溫度為150℃到400℃，
6.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述等離子體，其原料源可以包含惰性氣體氦、氖、氬、氪和氙中的一種或幾種。
7.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述等離子體，其原料源可以包含一氧化碳、二氧化碳、二氧化硫和氮?dú)庵械囊环N或幾種。
8.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述氧化介質(zhì)層薄膜是二氧化硅薄膜。
9.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述對(duì)雙層光敏感材料的底層抗反射吸收材料進(jìn)行刻蝕，其原料源可以是惰性氣體混合氧氣，如氦混合氧氣或氖混合氧氣，其惰性氣體與氧氣的比例為0.5∶1到2∶1；刻蝕可為終點(diǎn)自動(dòng)檢測(cè)；氣壓為5托到50托，功率為100瓦到300瓦，溫度為50℃到100℃。
10.根據(jù)權(quán)利要求2所述的應(yīng)用大馬士革工藝制造集成電路的方法，其特征在于所述頂層光敏感低介電常數(shù)試劑的涂布次數(shù)為1到5次。
全文摘要
本發(fā)明屬集成電路制備工藝技術(shù)領(lǐng)域，具體為一種利用雙層光敏感材料和單層光敏材料相互組合，分步依次制造大馬士革通孔，再使用雙層光敏感材料的底層抗反射填涂材料填充通孔，并進(jìn)行回刻，隨后多次涂布、多重烘烤雙層光敏感材料的頂部光敏感低介電常數(shù)材料，依靠光刻、顯影以及等離子體表面硬化處理，即非化學(xué)反應(yīng)刻蝕手段制造金屬導(dǎo)線的大馬士革技術(shù)，從而完成大馬士革的制造。減少實(shí)際生產(chǎn)中的填充缺陷發(fā)生，簡(jiǎn)化刻蝕的工藝要求，進(jìn)一步提高合格率，并且由于使用低介電常數(shù)的多孔材料，大大降低了金屬導(dǎo)線間和金屬層之間的電容，進(jìn)一步縮小了電阻－電容時(shí)間延遲。
文檔編號(hào)H01L21/3205GK1855418SQ20051002521
公開(kāi)日2006年11月1日 申請(qǐng)日期2005年4月20日 優(yōu)先權(quán)日2005年4月20日
發(fā)明者朱駿 申請(qǐng)人:上海集成電路研發(fā)中心有限公司, 上海華虹(集團(tuán))有限公司