專利名稱：半導(dǎo)體存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，特別涉及一種具有無接觸存儲(chǔ)器陣列的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
傳統(tǒng)上，作為具有無接觸存儲(chǔ)器陣列的半導(dǎo)體存儲(chǔ)器件的制造方法，下述方法是公知的(例如，參考日本未經(jīng)審查專利公開No.2001-77220)。
在該方法中，在襯底上形成ONO層，蝕刻ONO層以形成多個(gè)列，在相鄰的列之間注入雜質(zhì)以形成位線，在位線上熱生長(zhǎng)氧化物，在ONO層和位線氧化物上形成由多晶硅等制成的多個(gè)行，以與ONO層的各列交叉。
然而，根據(jù)傳統(tǒng)的方法，在形成位線后必須進(jìn)行在位線上熱生長(zhǎng)氧化物的步驟。因此，在該步驟中，形成位線的雜質(zhì)擴(kuò)散，使得難以縮短晶體管的溝道。
此外，也難以在位線上形成厚的氧化物層；因此，難以降低位線和字線之間的寄生電容。

發(fā)明內(nèi)容
鑒于上述的技術(shù)現(xiàn)狀，完成了本發(fā)明，本發(fā)明的目的在于提供一種半導(dǎo)體存儲(chǔ)器件，其中晶體管的溝道能被縮短，且可以降低位線和字線之間的寄生電容。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件包含通過在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)而形成的多個(gè)位線；位線上的厚絕緣膜；相鄰位線之間的薄絕緣膜；以及在厚絕緣膜及薄絕緣膜上形成的、與位線交叉的多個(gè)字線；其中每個(gè)字線包含多個(gè)第一導(dǎo)體以及串聯(lián)電連接第一導(dǎo)體的第二導(dǎo)體，各個(gè)第一導(dǎo)體形成在薄絕緣膜上；厚絕緣膜的最厚部分的頂面高于第一導(dǎo)體的頂面；并且厚絕緣膜的膜厚度被制成向著端部減小。
本發(fā)明的半導(dǎo)體存儲(chǔ)器件的制造方法包含下述步驟(1)依次在第一導(dǎo)電類型的半導(dǎo)體襯底上形成多列薄絕緣膜，在多列薄絕緣膜上形成第一導(dǎo)體，并進(jìn)一步在第一導(dǎo)體上形成第一絕緣膜和第二絕緣膜；(2)以第二絕緣膜作為掩膜，通過在半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)形成位線；(3)通過采用使得第三絕緣膜的頂面高于第二絕緣膜的頂面的方式在相鄰列之間形成具有傾斜角的第三絕緣膜，選擇性地除去第二絕緣膜，以及采用暴露出第一導(dǎo)體的方式蝕刻整個(gè)第一絕緣膜及第三絕緣膜的一部分；(4)形成多列第二導(dǎo)體以串聯(lián)地電連接第一導(dǎo)體；以及(5)以第二導(dǎo)體作為掩膜，通過對(duì)第一導(dǎo)體圖形化形成字線。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件，可以在多個(gè)位線之間設(shè)置厚度較大的絕緣膜，并且還可以降低位線和字線之間的寄生電容。
此外，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件的制造方法，與傳統(tǒng)技術(shù)不同的是，它不必要在半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)形成位線后進(jìn)行高溫步驟，因此形成位線的雜質(zhì)的擴(kuò)散得到阻止，由此可以制造出溝道短的晶體管。


圖1示出了根據(jù)本發(fā)明的實(shí)例1的半導(dǎo)體存儲(chǔ)器件，其中圖1A為平面圖，圖1B和圖1C分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖2示出了根據(jù)本發(fā)明的實(shí)例1的半導(dǎo)體存儲(chǔ)器件的制造過程，其中圖2A和圖2B分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖3示出了根據(jù)本發(fā)明的實(shí)例1的半導(dǎo)體存儲(chǔ)器件的制造過程，其中圖3A和圖3B分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖4示出了根據(jù)本發(fā)明的實(shí)例1的半導(dǎo)體存儲(chǔ)器件的制造過程，其中圖4A和圖4B分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖5示出了根據(jù)本發(fā)明的實(shí)例2的半導(dǎo)體存儲(chǔ)器件21，其中圖5A為平面圖，圖5B和圖5C分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖6示出了根據(jù)本發(fā)明的實(shí)例3的半導(dǎo)體存儲(chǔ)器件31，其中圖6A為平面圖，圖6B和圖6C分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖7示出了根據(jù)本發(fā)明的實(shí)例4的半導(dǎo)體存儲(chǔ)器件41，其中圖7A為平面圖，圖7B和圖7C分別為沿圖1A的X-X和Y-Y線得到的截面圖。
圖8示出了根據(jù)本發(fā)明的實(shí)例5的半導(dǎo)體存儲(chǔ)器件的制造過程。
具體實(shí)施例方式
第一實(shí)施方案本發(fā)明的半導(dǎo)體存儲(chǔ)器件包含通過在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)而形成的多個(gè)位線；在半導(dǎo)體襯底上形成的、與位線交叉的多個(gè)字線；以及在字線下方、相鄰位線之間提供的多層絕緣膜。每個(gè)字線包含多個(gè)第一導(dǎo)體以及串聯(lián)電連接所述第一導(dǎo)體的第二導(dǎo)體，并且各第一導(dǎo)體形成在該多層絕緣膜上。
這里，短語“在半導(dǎo)體襯底上”包含如下狀態(tài)與該半導(dǎo)體襯底接觸，以及通過保護(hù)膜、絕緣膜等與該半導(dǎo)體襯底毗鄰。諸如“在膜上”與“在層上”等的其它短語也包含與前述類似的意思。
可以使用由諸如單晶或多晶硅的半導(dǎo)體制成的襯底作為半導(dǎo)體襯底。優(yōu)選使用單晶硅襯底。
第一導(dǎo)電類型指p型或n型，第二導(dǎo)電類型指與第一導(dǎo)電類型不同的導(dǎo)電類型。
至于雜質(zhì)，含B或Al的源作可用于p型雜質(zhì)，含P或As的源可用于n型雜質(zhì)。
“注入(implantation)”的意思是指將雜質(zhì)引入半導(dǎo)體襯底內(nèi)以形成雜質(zhì)層；它包括離子注入方法、以及涉及把含雜質(zhì)的源應(yīng)用于半導(dǎo)體襯底并連續(xù)加熱的方法。對(duì)于以O(shè)NO層的形式形成多層絕緣膜的情況，如果其中存有電荷，則該多層絕緣膜變?yōu)殡姾杀４鎸?chargeholding layer)。然而，對(duì)于把該器件作為掩膜ROM(只讀存儲(chǔ)器)(而不是作為非易失性半導(dǎo)體存儲(chǔ)器件)的情況，不需要在其中保存電荷。
優(yōu)選地，多個(gè)位線被形成為具有預(yù)定的寬度且互相平行。位線也優(yōu)選使用第一導(dǎo)體作為掩膜，通過離子注入雜質(zhì)形成。
可以在各個(gè)位線上設(shè)置絕緣膜，且可以使絕緣膜的膜厚度大于多層絕緣膜。通過使位線上的絕緣膜的膜厚度更大，可以降低位線和字線之間的寄生電容。
此外，可以在各個(gè)位線上設(shè)置絕緣膜，各個(gè)位線上絕緣膜最厚部分的頂面可以高于第一導(dǎo)體的頂面，而且，例如通過在角部分減薄，使厚絕緣膜的膜厚度被制成向端部減小。這種情況下，可以使絕緣膜更厚，而且位線和字線之間的寄生電容可以進(jìn)一步降低。
優(yōu)選絕緣膜的介電常數(shù)小于多層絕緣膜的介電常數(shù)，這將在后面描述。例如，多層絕緣膜以O(shè)NO層的形式形成時(shí)，可以使用低介電常數(shù)的含氟材料(例如SiOF)形成該絕緣膜。使用低介電常數(shù)的材料形成絕緣膜，有助于進(jìn)一步減小位線和字線之間的寄生電容，并使半導(dǎo)體存儲(chǔ)器件高速工作成為可能。
該半導(dǎo)體存儲(chǔ)器件設(shè)有位于相鄰位線之間的雜質(zhì)區(qū)域，雜質(zhì)區(qū)域的導(dǎo)電類型與半導(dǎo)體襯底相同，但其雜質(zhì)濃度不同于半導(dǎo)體襯底的雜質(zhì)濃度。雜質(zhì)區(qū)域的形成使得對(duì)半導(dǎo)體存儲(chǔ)器件的閾值電壓等的調(diào)整成為可能。
各個(gè)字線包含第一和第二導(dǎo)體?？梢允褂弥T如Al或Cu的金屬、包含此類金屬的合金、多晶硅、諸如硅化鎢的硅化物、或這些材料的組合形成第一和第二導(dǎo)體?？梢允褂孟嗤牧匣虿煌牧闲纬傻谝缓偷诙?dǎo)體。
字線優(yōu)選形成為相互平行的，并優(yōu)選與位線正交。
可在相鄰的字線之間形成元件隔離區(qū)域。在相鄰字線之間通過注入導(dǎo)電類型與半導(dǎo)體襯底相同的雜質(zhì)形成高濃度雜質(zhì)區(qū)域，可以形成元件隔離區(qū)域。此外，通過在相鄰字線之間形成溝槽并用絕緣體填充這些溝槽，可以使元件隔離區(qū)域形成為自對(duì)準(zhǔn)溝槽隔離區(qū)域。
可以用單層絕緣膜替代多層絕緣膜，多層絕緣膜典型的是電荷保存層。
多層絕緣膜可以為ONO層的形式，并可具有這樣的結(jié)構(gòu)由絕緣膜從上、和下兩側(cè)夾住浮動(dòng)?xùn)拧６陶Z“字線之下”包含如下狀態(tài)與字線接觸，通過保護(hù)膜、絕緣膜等與字線相鄰，或者未接觸字線且位于字線之下。
那些包含插入上述各膜和層中的其它膜和層(諸如絕緣膜和保護(hù)膜)的器件，也包含在所附權(quán)利要求定義的發(fā)明上下文的范圍內(nèi)。
第二實(shí)施方案本發(fā)明的半導(dǎo)體存儲(chǔ)器件制造方法，包括下述步驟(1)依次在第一導(dǎo)電類型的半導(dǎo)體襯底上形成多列多層絕緣膜以及在所述多列多層絕緣膜上形成第一導(dǎo)體；(2)使用第一導(dǎo)體作為掩膜，通過在半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型的雜質(zhì)形成位線；(3)在相鄰列之間形成絕緣膜；(4)形成多行第二導(dǎo)體以串聯(lián)電連接第一導(dǎo)體；以及(5)使用第二導(dǎo)體作為掩膜對(duì)第一導(dǎo)體圖形化，形成字線。
在本實(shí)施方案中，使用與第一實(shí)施方案相同的術(shù)語進(jìn)行的解釋，被類似地應(yīng)用到本實(shí)施方案中；因此省略了這些解釋。
首先，通過CVD方法或真空蒸鍍方法在半導(dǎo)體襯底上形成多層絕緣膜，并在該多層絕緣膜上形成第一導(dǎo)體。第一導(dǎo)體優(yōu)選形成為薄膜狀態(tài)。
隨后，使用光刻和蝕刻技術(shù)蝕刻并除去多層絕緣膜和第一導(dǎo)體中的除了將成為列的部分以外的部分，以形成多列多層絕緣膜和其上的第一導(dǎo)體。
另外，在形成多層絕緣膜之前，可以增加這一步驟在將要形成列的部分形成濃度或?qū)щ婎愋筒煌诎雽?dǎo)體襯底的雜質(zhì)區(qū)域。通過形成覆蓋除了將要形成列的部分以外的部分的掩膜，并注入雜質(zhì)離子，可以完成這個(gè)步驟。
隨后，使用第一導(dǎo)體作為掩膜，在半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型的雜質(zhì)。雜質(zhì)離子注入可以通過雜質(zhì)離子注入實(shí)現(xiàn)，或者通過應(yīng)用含雜質(zhì)的源并隨后進(jìn)行熱處理實(shí)現(xiàn)。通過雜質(zhì)注入形成的雜質(zhì)區(qū)域變成位線。
隨后，在相鄰的列之間形成絕緣膜。該絕緣膜可以由CVD方法形成，并優(yōu)選其形成的厚度足以覆蓋第一導(dǎo)體。這種情況下，隨后用CMP等方法研磨該絕緣膜，直至暴露出第一導(dǎo)體的表面。
此外，相鄰列之間的絕緣膜可以通過下述步驟形成(a)在第一導(dǎo)體上形成第一絕緣膜；(b)在第一絕緣膜上形成第二絕緣膜；(c)在相鄰列之間形成第三絕緣膜，使得第三絕緣膜的頂面高于第一絕緣膜的頂面；(d)選擇性地除去第二絕緣膜；以及(e)蝕刻第一和第三絕緣膜直到暴露出第一導(dǎo)體。根據(jù)這個(gè)方法，該絕緣膜的最厚部分的頂面高于第一導(dǎo)體的頂面，且該絕緣膜的膜厚度向端部減小。同時(shí)，根據(jù)該方法，在不改變第一導(dǎo)體的厚度的情況下，可以使絕緣膜的厚度變厚；因此，可以降低位線和字線之間的寄生電容。另外，由于絕緣膜的膜厚度向端部減小，所以絕緣膜和第一導(dǎo)體之間的臺(tái)階變窄，從而隨后易于對(duì)第一導(dǎo)體進(jìn)行圖形化。
隨后，采用光刻和蝕刻技術(shù)形成多行第二導(dǎo)體，使其串聯(lián)電連接第一導(dǎo)體。
隨后，使用第二導(dǎo)體作為掩膜，對(duì)第一導(dǎo)體和多層絕緣膜進(jìn)行圖形化。這樣就形成了均包含第一和第二導(dǎo)體的字線。
該制造方法可以進(jìn)一步包括使用第二導(dǎo)體作為掩膜對(duì)多層絕緣膜進(jìn)行圖形化的步驟。
隨后，該制造方法可包括如下步驟在相鄰第二導(dǎo)體之間的區(qū)域內(nèi)注入與半導(dǎo)體襯底相同導(dǎo)電類型的雜質(zhì)。因此，可以在字線之間形成元件隔離區(qū)域，所述元件隔離區(qū)域?yàn)楦邼舛入s質(zhì)區(qū)域。該制造方法可包括如下步驟在半導(dǎo)體襯底內(nèi)的字線之間形成溝槽，并用絕緣體填充這些溝槽。同樣地，在這種情況下，可以在字線之間形成元件隔離區(qū)域。
根據(jù)本實(shí)施方案，在步驟(2)中以自對(duì)準(zhǔn)的方式，將單元Tr的柵長(zhǎng)度確定為第一導(dǎo)體的列的寬度；并在步驟(6)中以自對(duì)準(zhǔn)的方式，將柵寬度確定為第二導(dǎo)體的行的寬度。
實(shí)例1在下文中，將基于本發(fā)明的各個(gè)實(shí)施方案，詳細(xì)地描述本發(fā)明的實(shí)例。
圖1示出了根據(jù)本發(fā)明實(shí)例1的半導(dǎo)體存儲(chǔ)器件1，其中圖1A為平面視圖，圖1B和1C分別為沿圖1A的X-X和Y-Y線的截面視圖。在本實(shí)例中，可以制造出非易失性半導(dǎo)體存儲(chǔ)器件。
本實(shí)例的半導(dǎo)體存儲(chǔ)器件1包括在p型硅半導(dǎo)體襯底2內(nèi)注入砷離子(n型雜質(zhì))而形成的多個(gè)位線3，以及被制成與半導(dǎo)體襯底1上的位線3交叉的多個(gè)字線5。如圖1B所示，在位線3之間且在字線5下方，形成由ONO層制成的電荷保存層9。各個(gè)字線5均包含控制柵下層圖案11與控制上上層圖案13?？刂茤畔聦訄D案11形成于電荷保存層9之上。此外，在位線3上形成由SiO2制成的絕緣膜15。
控制柵下層圖案11由多晶硅膜制成，控制柵上層圖案13由硅化鎢與硅化鈷等制成。
圖2至圖4示出了本實(shí)例的半導(dǎo)體存儲(chǔ)器件1的制造步驟。在各個(gè)附圖中，“A”及“B”分別表示沿圖1A的X-X和Y-Y線的截面視圖。
首先，在半導(dǎo)體襯底2上沉積ONO層(氧化硅膜/氮化硅膜/氧化硅膜)與多晶硅膜。隨后，采用光刻和蝕刻技術(shù)，形成由ONO層制成的電荷保存層9與由多晶硅膜制成的控制柵下層圖案11。隨后，使用控制柵下層圖案11作為掩膜進(jìn)行砷離子注入，以形成由n型雜質(zhì)擴(kuò)散層制成的位線3，從而獲得圖2所示的結(jié)構(gòu)。
隨后，在沉積了氧化物膜15后，使用CMP技術(shù)暴露控制柵下層圖案11的表面。隨后，沉積硅化鎢，并使用光刻和蝕刻技術(shù)形成由硅化鎢制成的控制柵上層圖案13，從而獲得圖3所示的結(jié)構(gòu)。
隨后，使用控制柵上層圖案13作為掩膜，蝕刻控制柵下層圖案11和電荷保存層9，從而獲得圖4所示的結(jié)構(gòu)，并完成了本實(shí)例的半導(dǎo)體存儲(chǔ)器件的制造。
接著，將進(jìn)一步進(jìn)行層間絕緣膜的形成、接觸孔開孔和布線的形成、以及保護(hù)膜的形成。
在本實(shí)例中，基于控制柵下層圖案11確定柵的長(zhǎng)度，并基于控制柵上層圖案13確定柵溝道的寬度。
實(shí)例2圖5示出了根據(jù)本發(fā)明實(shí)例2的半導(dǎo)體存儲(chǔ)器件21，其中圖5A和5B分別為沿圖1A的X-X和Y-Y線的截面視圖。本實(shí)例的半導(dǎo)體存儲(chǔ)器件21包含，位于相鄰位線3之間的p型雜質(zhì)擴(kuò)散層23。其它構(gòu)成與實(shí)例1中的相同。
本實(shí)例的半導(dǎo)體存儲(chǔ)器件21的制造步驟為首先，在半導(dǎo)體襯底2的預(yù)定區(qū)域注入硼，形成p型雜質(zhì)擴(kuò)散層23，然后執(zhí)行與實(shí)例1相同的步驟。
在本實(shí)例中，調(diào)整p型雜質(zhì)擴(kuò)散層23的濃度，從而可以調(diào)節(jié)半導(dǎo)體存儲(chǔ)器件的閾值電壓。這種情況下，半導(dǎo)體存儲(chǔ)器件21充當(dāng)掩膜ROM的作用。因此，在本實(shí)例中，形成了不存放電荷的多層絕緣膜，而不形成電荷存放層。
實(shí)例3圖6示出了根據(jù)本發(fā)明實(shí)例3的半導(dǎo)體存儲(chǔ)器件31，其中圖6A和6B分別為沿圖1A的X-X和Y-Y線的截面視圖。本實(shí)例的半導(dǎo)體存儲(chǔ)器件31包含具有p型(與半導(dǎo)體襯底2的導(dǎo)電類型相同)高雜質(zhì)濃度的雜質(zhì)區(qū)域33，該雜質(zhì)區(qū)域位于控制柵上層圖案13之間。其它構(gòu)成與實(shí)例1相同。
本實(shí)例的半導(dǎo)體存儲(chǔ)器件31的制造過程為按照實(shí)例1的步驟完成實(shí)例1的半導(dǎo)體器件的制造后，使用控制柵上層圖案13作為掩膜，在控制柵上層圖案13之間注入硼。
所形成的高濃度雜質(zhì)區(qū)域33成為元件隔離區(qū)域。
實(shí)例4圖7示出了根據(jù)本發(fā)明實(shí)例4的半導(dǎo)體存儲(chǔ)器件41，其中圖7A為平面圖，示出了元件隔離區(qū)域(溝槽隔離區(qū)域)43，圖7B為沿圖7A的A-A線的截面視圖。使用控制柵13和絕緣膜15作為掩膜，以自對(duì)準(zhǔn)的方式形成溝槽隔離區(qū)域43。
在本實(shí)例中，半導(dǎo)體存儲(chǔ)器件41包含位于相鄰的控制柵上層圖案13之間的溝槽43，溝槽43填充了由氧化硅制成的絕緣膜。其它構(gòu)成與實(shí)例1相同。
本實(shí)例的半導(dǎo)體存儲(chǔ)器件41的制造過程為按照實(shí)例1的步驟完成實(shí)例1的半導(dǎo)體器件的制造后，通過蝕刻相鄰的控制柵上層圖案13之間的半導(dǎo)體襯底2形成溝槽43；以及，使用CVD方法形成絕緣膜以填充溝槽43。
因此就形成了元件隔離區(qū)域。
實(shí)例5圖8示出了根據(jù)本發(fā)明實(shí)例5的半導(dǎo)體存儲(chǔ)器件的制造過程。首先，依次在半導(dǎo)體襯底2上形成由ONO層制成的電荷保存層9、由多晶硅膜制成的控制柵下層圖案11、第一絕緣膜51、以及第二絕緣膜52。隨后，使用第二絕緣膜52作為掩膜進(jìn)行砷離子注入，以形成由n型雜質(zhì)擴(kuò)散層構(gòu)成的位線3，并獲得圖8A所示的結(jié)構(gòu)。
隨后，通過控制沉積條件，在相鄰列之間形成第三絕緣膜15，使得位于相鄰列之間的第三絕緣膜15的頂面高于第二絕緣膜52的頂面，從而使第三絕緣膜15覆蓋第二絕緣膜52。隨后，用CMP再處理第三絕緣膜15，以暴露出第二絕緣膜52并獲得圖8B所示結(jié)構(gòu)。可根據(jù)第二絕緣膜52和第三絕緣膜15的材料和質(zhì)量恰當(dāng)?shù)剡x擇再處理的方法。例如，可例舉的有使用氫氟酸、熱磷酸、硝酸等的濕法蝕刻；與RIE方法相結(jié)合的干法蝕刻；以及CMP方法。在采用氮化硅膜作為第二絕緣膜52，且采用由HDP-CVD制成的氧化硅膜作為第三絕緣膜15的情況下，優(yōu)選使用CMP方法再處理第三絕緣膜15。
隨后，選擇性地除去第二絕緣膜52之后，在再處理第三絕緣膜15的同時(shí)，除去第一絕緣膜51以獲得圖8C所示結(jié)構(gòu)。第一絕緣膜51被完全除去，而第三絕緣膜15沒有完全除去且被制成向端部變薄。
此時(shí)，如果使用氫氟酸類型的蝕刻劑，可以形成第三絕緣膜的角被傾斜的結(jié)構(gòu)。
隨后，沉積硅化鎢，并使用光刻和蝕刻技術(shù)形成由硅化鎢制成的控制柵上層圖案13，從而獲得圖8D所示的結(jié)構(gòu)。
之后，使用控制柵上層圖案13和第三絕緣膜15作為為掩膜，對(duì)控制柵下層圖案11進(jìn)行圖形化。由于第三絕緣膜15的厚度被制成向端部減小，所以可以使第三絕緣膜15和控制柵下層圖案11之間的臺(tái)階變窄。同時(shí)，由于控制柵下層圖案11的上側(cè)大范圍開口，所以易于對(duì)控制柵下層圖案11進(jìn)行圖形化。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括通過在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)而形成的多個(gè)位線；在所述位線上的厚絕緣膜；在相鄰的位線之間的薄絕緣膜；以及在所述厚絕緣膜及所述薄絕緣膜上形成的、與所述位線交叉的多個(gè)字線，其中每個(gè)字線包含多個(gè)第一導(dǎo)體以及串聯(lián)電連接所述第一導(dǎo)體的第二導(dǎo)體；各個(gè)第一導(dǎo)體均形成于所述薄絕緣膜上；所述厚絕緣膜的最厚部分的頂面高于所述第一導(dǎo)體的頂面，而且所述厚絕緣膜的膜厚度被制成向端部減小。
2.根據(jù)權(quán)利要求1所述的器件，其中所述薄絕緣膜為多層絕緣膜。
3.根據(jù)權(quán)利要求2所述的器件，其中所述多層絕緣膜為ONO膜。
4.根據(jù)權(quán)利要求1所述的器件，其中所述厚絕緣膜的介電常數(shù)小于所述薄絕緣膜的介電常數(shù)。
5.根據(jù)權(quán)利要求1所述的器件，包含位于相鄰的位線之間的雜質(zhì)區(qū)域，該雜質(zhì)區(qū)域的導(dǎo)電類型與半導(dǎo)體襯底的導(dǎo)電類型相同但濃度與半導(dǎo)體襯底的不同，或者該雜質(zhì)區(qū)域的導(dǎo)電類型不同于半導(dǎo)體襯底的導(dǎo)電類型。
6.根據(jù)權(quán)利要求1所述的器件，還包含位于相鄰字線之間的元件隔離區(qū)域。
7.根據(jù)權(quán)利要求6所述的器件，其中所述元件隔離區(qū)域?yàn)榫哂懈邼舛鹊牡谝粚?dǎo)電類型的雜質(zhì)區(qū)域。
8.根據(jù)權(quán)利要求6所述的器件，其中所述元件隔離區(qū)域?yàn)樽詫?duì)準(zhǔn)溝槽隔離區(qū)域。
9.一種半導(dǎo)體存儲(chǔ)器件的制造方法，包含下述步驟(1)依次在第一導(dǎo)電類型的半導(dǎo)體襯底上形成多列薄絕緣膜，在所述多列薄絕緣膜上形成第一導(dǎo)體，以及進(jìn)一步在所述第一導(dǎo)體上形成第一和第二絕緣膜；(2)使用所述第二絕緣膜作為掩膜，通過在該半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)形成位線；(3)在相鄰列之間形成具有傾斜角的第三絕緣膜，使得第三絕緣膜的頂面高于所述第二絕緣膜的頂面，選擇性地除去所述第二絕緣膜，以及蝕刻整個(gè)第一絕緣膜及第三絕緣膜的一部分，使得所述第一導(dǎo)體暴露；(4)形成多行第二導(dǎo)體以串聯(lián)電連接所述第一導(dǎo)體；以及(5)以所述第二導(dǎo)體作為掩膜，通過對(duì)所述第一導(dǎo)體圖形化形成字線。
10.根據(jù)權(quán)利要求9所述的方法，其中在步驟(3)中，位于相鄰列之間的、具有傾斜角的第三絕緣膜通過下述步驟形成(a)形成所述第三絕緣膜，使得所述第三絕緣膜的頂面高于所述第二絕緣膜的頂面；(b)進(jìn)行CMP直至通過CMP暴露出所述第二絕緣膜；(c)選擇性地除去所述第二絕緣膜；以及(d)蝕刻所述第一絕緣膜和所述第三絕緣膜，直至暴露出所述第一導(dǎo)體。
11.根據(jù)權(quán)利要求9所述的方法，其中所述第一絕緣膜和所述第三絕緣膜為氧化硅膜，且所述第二絕緣膜為氮化硅膜。
全文摘要
本發(fā)明的半導(dǎo)體存儲(chǔ)器件包含通過在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)注入第二導(dǎo)電類型雜質(zhì)而形成的多個(gè)位線；位線上的厚絕緣膜；相鄰位線之間的薄絕緣膜；以及在厚絕緣膜及薄絕緣膜上形成的、與位線交叉的多個(gè)字線；其中每個(gè)字線包含多個(gè)第一導(dǎo)體以及串聯(lián)電連接這些第一導(dǎo)體的第二導(dǎo)體；各個(gè)第一導(dǎo)體形成于薄絕緣膜上；厚絕緣膜的最厚部分的頂面高于第一導(dǎo)體的頂面，而且厚絕緣膜的膜厚度被制成向端部減小。
文檔編號(hào)H01L27/108GK1674288SQ20051006275
公開日2005年9月28日 申請(qǐng)日期2005年3月25日 優(yōu)先權(quán)日2004年3月25日
發(fā)明者山內(nèi)祥光 申請(qǐng)人:夏普株式會(huì)社